• 전자공학회논문지B
• /
• 제28B권10호
• /
• pp.771-782
• /
• 1991

다수의 출력변수를 가지고 있는 실시스템에서, 출력변수의 측정치가 어떠한 사정(하드웨어상 혹은 제어대상의 특성 등)에 의하여 동시에 전부 검출되어지지 않고, 측정방식이나 성분이 유의한 것끼리 몇개씩 서로 조금씩 틀린 시각에 측정되어 차례로 디지틀 계산기에 입력되어지는 경우가 있다. 다시 말하면, P개의 검출량이 조금씩 틀린 시각 $kT_{o}+t_{1},kT}o}+t_{2}.{\cdot}{\cdot}{\cdot},kT_{o}+t_{r}(0{\le}t_{1}{<}t_{2}{<}{\cdot}{\cdot}{\cdot}{<}t_{r}{<}T_{0})$에 각각 $P_{1},P_{2},{\cdot}{\cdot}{\cdot},P_{r}(P=P_{1}+P_{2}+{\cdot}{\cdot}{\cdot}+P_{r})$개씩 측정되어 얻어지게 된다/ 본 논문에서 말하는 다중 시리얼 샘플링이라고 하는 것은 이와같은 데이터의 취득방식을 의미하고 있다. 종래의 관측기이론에서는 P개의 검출량을 가진 제어대상의 상태추정에는 P개이 데이터를 동시에 필요로 하고 있다. 따라서 종래의 관측기이론을 그대로 상기와 같은 대상에 적용하게 되면, P개의 측정치가 전부 얻어지는 시간 $T_o$마다 상태의 추정치를 갱신하는 관측기가 얻어진다. 그러므로, 이와같은 관측기를 사용하게 되면 임의의 시각에 한조의 출력변수가 검출되더라도 그 정보를 직접 이용하지 못하고 나머지의 출력변수가 전부 검출될 때까지 기다리지 않으면 안되게 되므로, 하드웨어사의 기능을 최대한 이용하지 못하고 있는 것이 아닌가 생각된다. 본 논문에서는 상기와 같은 시스템에 있어서, 한조의 출력변수가 검출될 때마다 관측기의 내부상태를 갱신해서 새로운 상태추정치를 얻을 수 있는 $'$다중시리얼 샘플링형 관측기$'$를 제안하고 그의 구성가능성을 증명한다. 또한, 다중시리얼 샘플링형 관측기의 출력으로 폐루프를 구성하였을 경우, 전체 제어계의 안정성에 관한 문제를 검토하고, 시뮬레이션에 의하여 본 논문에서 제안된 관측기의 유효성을 확인한다.유효성을 확인한다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1074-1080
• /
• 2013

광대역에서 저 위상 잡음 특성을 갖는 주파수 합성기를 YTO를 이용하여 설계하였다. 위상 잡음을 낮추기 위해 분주비를 줄일 수 있는 offset PLL 구조를 사용하였다. 위상 잡음 모델링을 이용하여 PLL의 loop filter, YTO의 Main 드라이버 회로와 FM 드라이버 회로의 loop filter를 최적화하였다. 또한, 1 Hz 이하의 고해상도를 얻기 위하여 DDS를 기준 신호로 사용하였다. 제작된 주파수 합성기의 위상 잡음은 3.2~6.8 GHz에서 -107 dBc/Hz @10 kHz 이하로 측정되었다. 측정 결과와 위상 잡음 모델링을 통해 계산한 값과 비교한 결과, 잘 일치함을 확인함으로써 위상 잡음 모델링이 타당함을 검증하였다.

• Journal of Power Electronics
• /
• 제11권2호
• /
• pp.156-162
• /
• 2011

The control loop time delay caused by sampling, the zero-order-holder effect and calculations is inevitable in the digital control of dc-dc switching converters. The time delay will limit the bandwidth of the control loop and therefore degrade the transient performance of digital systems. In this paper, the quantization time delay effects with different time delay values based on a generic second-order system are analyzed. The conclusion that the bandwidth of digital control is reduced by about 20% with a one cycle delay and by 50% with two cycles of delay in comparison with no time delay is obtained. To compensate the time delay and to increase the control loop bandwidth, a duty ratio predictive control scheme based on linear extrapolation is proposed. The compensation effect and a comparison of the load variation transient response characteristics with analogy control, conventional digital control and duty ratio predictive control with different time delay values are performed on a point-of-load Buck converter by simulations and experiments. It is shown that, using the proposed technique, the control loop bandwidth can be increased by 50% for a one cycle delay and 48.2% for two cycles of delay when compared to conventional digital control. Simulations and experimental results prove the validity of the conclusion of the quantization effects of the time delay and the proposed control scheme.

• Journal of Power Electronics
• /
• 제18권5호
• /
• pp.1523-1535
• /
• 2018

High-performance Phase-Locked Loops (PLLs) are critical for grid synchronization in grid-tied power electronic applications. In this paper, a new single-phase All Digital Phase-Locked Loop (ADPLL) is proposed. It features fast transient response and good robustness under distorted grid conditions. It is designed for Field Programmable Gate Array (FPGA) implementation. As a result, a high sampling frequency of 1MHz can be obtained. In addition, a new OSG is adopted to track the power frequency, improve the harmonic rejection and remove the dc offset. Unlike previous methods, it avoids extra feedback loop, which results in an enlarged system bandwidth, enhanced stability and improved dynamic performance. In this case, a new parameter optimization method with consideration of loop delay is employed to achieve a fast dynamic response and guarantee accuracy. The Phase Detector (PD) and Voltage Controlled Oscillator (VCO) are realized by a Coordinate Rotation Digital Computer (CORDIC) algorithm and a Direct Digital Synthesis (DDS) block, respectively. The whole PLL system is finally produced on a FPGA. A theoretical analysis and experiments under various distorted grid conditions, including voltage sag, phase jump, frequency step, harmonics distortion, dc offset and combined disturbances, are also presented to verify the fast dynamic response and good robustness of the ADPLL.

• ETRI Journal
• /
• 제34권2호
• /
• pp.175-183
• /
• 2012

Conventional synchronization algorithms for impulse radio require high-speed sampling and a precise local clock. Here, a phase-locked loop (PLL) scheme is introduced to acquire and track periodical impulses. The proposed impulse PLL (iPLL) is analyzed under an ideal Gaussian noise channel and multipath environment. The timing synchronization can be recovered directly from the locked frequency and phase. To make full use of the high harmonics of the received impulses efficiently in synchronization, the switching phase detector is applied in iPLL. It is capable of obtaining higher loop gain without a rise in timing errors. In different environments, simulations verify our analysis and show about one-tenth of the root mean square errors of conventional impulse synchronizations. The developed iPLL prototype applied in a high-speed ultra-wideband transceiver shows its feasibility, low complexity, and high precision.

• 대한전자공학회논문지
• /
• 제12권3호
• /
• pp.20-25
• /
• 1975

추상고정 loop (PLL)를 사용하여 안정화시킨 징파 발진기를 개발하였다. 체내제작이라는 관점에서 특수 기봉가공을 한 특수자재 cavity를 사용한 자파수 안정화보다 PLL방법을 채택하였다. 입력 주파수가 다른 두 신호과 위상을 직접 비교할 수 있는 위상검파기로서 sampler와 저주파 filter를 사용할 수 있음을 보였으며, 이 목적에 맞는 약 4 GHz 대까지 sample 할 수 있는 sampler를 개발하였다. 2.16 GHz 대에서 출력이 120mW 이상인 징파발진기를 VCO로 사용하고, 110MHz대에서 발진하는 수품판 발진기를 기준발진기로서 사용한 PLL system으로 약 10-6 정도의 주파수 안정도를 얻을 수 있었다. 발진기 system의 capturing range는 search oscillator를 사용함으로써 lock-in-range인 10MHz대를 얻을 수 있었다.

• 조명전기설비학회논문지
• /
• 제19권7호
• /
• pp.113-121
• /
• 2005

본 논문에서는 오존발생장치의 전원측 파형에 포함되는 고주파수의 노이즈를 제거하고, 디지털 궤환 제어에 의해 오존 출력을 제어하기 위하여 전원장치의 출력측 LC 필터와 방전관 용량으로부터 커패시터 전압과 전류를 검출하여 2중의 제어루프를 설계하였다. 디지털 제어기의 연산지연시간을 보상하기 위하여 연산지연시간을 전원장치 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. 오존발생장치의 부하변동에 따르는 과도상태 응답특성을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 내부 전류 모델 제어기를 제안하였다. 또한 오존발생장치용 전원장치에서 영 오차의 정상 상태를 얻기 위하여 외부 전압 제어루프를 구성하여 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 전압제어기를 제안하였다.

• 전자공학회논문지SC
• /
• 제44권1호
• /
• pp.1-11
• /
• 2007

본 논문에서는 UPS 인버터의 성능 개선을 위하여 출력측 LC 필터의 커패시터 전압과 전류의 2중 제어루프를 구성하고, 2중 제어루프에 디지털 제어시스템을 설계하였다. 또한, 디지털 제어기의 연산지연시간을 보상하기 위하여 이러한 연산지연시간을 인버터 플랜트의 고유한 파라미터로 가정하고, 플랜트 모델에 포함시켜 모델링 하였다. UPS 인버터 출력전압의 과도상태 응답특성을 개선하고, 파라미터 변동에 강인한 특성을 얻기 위하여 2중 제어루프에서 내부 전류 제어루프는 내부 모델 제어기를 제안하였다. UPS 인버터 출력전압의 0의 정상상태 오차를 얻기 위하여 외부 전압 제어루프는 비례 제어기와 공진 제어기를 병렬로 연결한 비례-공진 전압제어기를 제안하였다. 또한, 사용자에게 쉽게 UPS의 동작 상태를 표시하기 위하여 그래픽 사용자 인터페이스를 이용한 UPS의 모니터링 시스템을 구현하였다.

• 전자공학회논문지
• /
• 제50권10호
• /
• pp.98-104
• /
• 2013

본 논문에서는 무선 통신 및 근거리 위치 인식이 가능한 WBAN(wireless body area network) 용 UWB(Ultra-wide band) 수신기 회로를 제안한다. UWB 수신기는 에너지 검출 방식의 OOK(on-off keying) 변조가 가능하도록 설계가 되었다. 고속의 sampling 을 하기 위해서 4bit ADC 는 DLL(delay locked loop) 을 이용하여 sub-sampling 기법을 사용하도록 설계되었다. 제안된 UWB 수신기는 CMOS $0.18{\mu}m$ 공정을 이용하여 설계되었으며, 전원 전압 1.8V에서 61mA의 전류를 소모하면서 -85.7dBm의 수신 감도, 42.1dB의 RF front-end 게인, 3.88 dB의 noise figure, 최대 4m 까지의 거리 감지 성능을 가지고 있다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2009년도 춘계 종합학술대회 논문집
• /
• pp.127-134
• /
• 2009

컴퓨터에서 생성되는 전자적 음악의 심미적 가치에 관한 논란 속에서도 지난 십년간 음악 기술의 발전은 음악 작곡에 있어 가상 전자 악기와 샘플러 사용의 확산을 가져왔다. 컴퓨터 기반 음악 제작 플랫폼은 현재 일부 작곡가들에게는 표준이 되었을 뿐만 아니라 중요한 음악 저작 도구가 되었다. 컴퓨터 기반 음악 제작에서의 샘플링을 활용한 작곡 과정에 있어 두 가지 중요한 부분이 있는데, 그것은 이미 녹음된 오디오 샘플을 담고 있는 상용화된 샘플 라이브러리와 이 샘플을 처리하는 음악 프로덕션 소프트웨어이다. 이 연구는 컴퓨터 음악 프로덕션 소프트웨어 상에서의 주요한 샘플링 기능을 활용한 재구성적 음악 작곡 과정과 효과를 조사하여 분석하는 것을 목적으로 한다. 이 연구의 주안점은 오디오 샘플링 정의, 음악 작곡 과정에서의 샘플링 적용 방식, 음악 프로덕션 소프트웨어의 어떤 기능이 음악적 표현에 특정하게 유용한가에 초점이 맞추어져 있으며, 전자 또는 어쿠스틱 음악인들의 음악 창작 요구에 부응하는 연구 결과가 될 것으로 기대한다.