• 한국항공우주학회지
• /
• 제37권3호
• /
• pp.275-282
• /
• 2009

링레이저 자이로에는 입력각속도가 작은 영역에서 비선형적인 출력현상인 lock-in이 발생하는데 이를 제거하기 위하여 레이저 공진기에 정현파 각진동을 인가하는 방법이 주로 적용된다. 그러나, 그 방법을 적용하는 경우에도 각진동 회귀점에서 lock-in에 의한 오차가 남아있게 되는데, 이들 오차에 의하여 링레이저 자이로의 일반적인 오차특성인 랜덤웍이 발생된다. 이 lock-in에 의한 오차를 제거하기 위한 많은 연구결과 중의 한 방법으로써 lock-in오차 보상방법은 공진기 각진동 회귀점을 통과하기 전과 후의 맥놀이신호 주기를 비교하여 오차를 추정하고 보상하는 방법이다. 본 연구에서는 자이로 모델링 및 수치해석적인 방법으로, 이 lock-in오차 보상방법의 이론적인 적용 가능성을 분석하고, 현재 가능 할 것으로 판단되는 맥놀이 신호주기 측정 분해능을 감안하여 이 방법의 적용 효과를 분석하였다. 그 결과 lock-in오차 보상방법에 의하여 랜덤웍이 약 1/2~1/3로 감소될 수 있음을 알 수 있었다. 그러므로 이 방법은 항법장치의 정렬시간을 획기적으로 단축시킬 수 있는 방법이 될 것으로 기대된다.

• 한국군사과학기술학회지
• /
• 제2권1호
• /
• pp.139-149
• /
• 1999

본 논문에서는 몸체진동에 의하여 Lock-in을 보상해주는 링레이저 자이로의 환산계수 오차와 불규칙잡음 특성을 시뮬레이션에 의해서 예측하였다. 그리고 그 결과를 약 0.5deg/sec의 static Lock-in을 갖는 28cm인 4각형 링레이저 자이로에 대한 정적시험 결과와 비교하였다. 진폭이 일정한 정현파 몸체진동을 인가하는 경우에 자이로의 출력 펄스가 몸체진동 진동수의 정수배가 되는 지점에서 주기적으로 dynamic Lock-in이 발생한다. Dynamic Lock-in의 폭은 몸체진동의 진폭에 따라서 변화하는데, 입력가속도가 몸체진동 진동수의 짝수배 지점과 홀수배 지점에서 나타나는 dynamic Lock-in의 폭은 180도 위상차이를 가짐을 알 수 있었다. 그리고 dynamic Lock-in을 보상해주기 위하여 불규칙진동을 추가로 인가하는데 이 불규칙성이 작으면 dynamic Lock-in에 의한 환산계수 오차가 제거되지 않으며, 불규칙성이 커지면 환산계수 오차는 줄어들지만 불규칙 잡음이 상대적으로 커짐을 알 수 있었다. 그리고 불규칙 잡음은 몸체진동의 진폭이 클수록 작아짐을 확인하였다.

• 한국전기전자재료학회논문지
• /
• 제24권5호
• /
• pp.410-415
• /
• 2011

In this paper, we investigated the fault current limiting and the load voltage sag suppressing characteristics of the flux-lock type SFCL, designed with the additive polarity winding, according to the variations of turn number's ratio and the comparative analysis between the resistive type and the flux-lock type SFCLs were performed as well. From the analysis for the short-circuit tests, the flux-lock type SFCL designed with the larger turn number's ratio was shown to perform more effective fault current limiting and load voltage sag suppressing operations compared to the flux-lock type SFCL designed with the lower turn number's ratio through the fast quench occurrence of the high-$T_C$ superconducting (HTSC) element comprising the flux-lock type SFCL. In addition, the recovery time of the flux-lock type SFCL after the fault removed could be confirmed to be shorter in case of the flux-lock type SFCL designed with the lower turn number ratio.

• 한국광학회지
• /
• 제34권2호
• /
• pp.76-83
• /
• 2023

본 논문에서는 랜덤 디더링을 이용한 링레이저 자이로 주파수 잠김 깨짐 특성을 수치적 실험을 통해 분석한 결과를 나타내었다. 디더링 진폭잡음 크기에 따른 링레이저 자이로 주파수 잠김 특성 변화 관찰을 통해 주파수 잠김 깨짐을 유발하는 최소 진폭 잡음 크기를 분석할 수 있었다. 해당 결과는 평균 디더링 진폭에 상응하는 동적 주파수 잠김 크기 및 회전 각속도 입력에 대응하여 사냑 효과에 의해 발생하는 주파수 사이의 상대적인 차이와 밀접한 관련이 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제34권11A호
• /
• pp.882-890
• /
• 2009

본 논문에서는 Loran 신호를 이용하여 원거리통신망 및 전력 분배망과 같은 국가 기반 산업에 대한 망동기를 이루고자 할 때에 Loran 수신기에서 수신한 신호에 대한 위상 동기를 잃어 버렸을 때 이를 보상하기 위한 방안에 대해서 논한다. Loran 수신기에서 위상 동기를 잃었을 때에는 수신기 내에 있는 오실레이터가 자유구동을 하게되고, 따라서 이를 기준으로 출력되는 타이밍 동기신호의 성능이 크게 떨어지게 되며, 이때에 ITU G.811 표준에서 요구하는 PRC에 대한 1 us 이하의 요구 성능을 만족시킬 수 없게 된다. 따라서 본 논문에서는 Loran 수신기가 위상 동기를 잃었을 때 이를 보상하기 위해 보상 알고리즘을 사용하여 위상 점프를 보상하는 방법에 대해 제안했으며, 이에 대해 실측한 데이터에 대한 MTIE 성능을 분석하였다. 성능 분석 결과 제안된 방법을 사용하면 1시간 간격으로 동기를 잃었을 경우에 30 분 평균 이하의 스무딩 값을 사용할 경우 대략 0.6 us 이하의 MTIE 값을 보여서 산업체 표준에서 요구하는 1 us 이내의 PRC 성능을 충분히 만족시킬 수 있음을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.1771-1772
• /
• 2008

전동기나 발전기와 같은 회전기기에 주로 발생하는 주기외란은 시스템 성능을 저하시키는 특성으로서 고급제어시스템 구현을 위하여 반드시 보상되어야 한다. 본 논문은 신호처리기법의 일종인 Lock In Amplifier(LIA) 알고리즘 기반 외란보상 제어기를 제안한다. 제안하는 제어규칙은 공칭제어기와 보조제어기로 구성되며 전자는 외란을 고려하지 않은 시스템 모델에 대하여 상태궤환 제어기법으로 산출되며 후자는 LIA 기법을 이용하여 외란특성을 실시간으로 추정하여 연산되어진다. 제안하는 제어시스템은 기존의 결정적 외란으로부터 발생되었던 실시간 제어오차를 월등히 개선하는 장점을 가지고 있다. 실시간 전동기 제어장치를 통해 제안하는 알고리즘의 성능의 우수성 및 타당성을 검증한다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.800-804
• /
• 2019

본 논문은 2.4 GHz 대역의 IoT용 주파수합성기를 위한 이중-루프 구성의 서브-샘플링 디지털 PLL을 소개한다. PLL은 초기에 주파수 분주기를 사용하는 coarse locking을 수행하며, 이 후 최종적으로는 주파수 분주기를 사용하지 않는 서브-샘플링 방식의 fine locking loop로 스위칭하게 된다. DTC를 사용하여 양자화 에러 제거를 수행하며 이를 통해 특정 타이밍 범위를 갖는 고해상도 TDC를 사용함으로써 낮은 인-밴드 위상잡음 특성을 가질 수 있다. 본 논문에서는 또한 coarse loop와 fine loop간의 위상 오프셋을 제거하기 위한 보정 회로를 제안하였다. Coarse locking이 진행되는 동안 fine loop의 위상 에러를 예측하고, 이를 다시 coarse loop에 보상함으로써 빠른 락킹 타임과 안정적인 동작을 확보하였다. 회로는 SystemVerilog 및 Verilog 언어로 모델링 및 Register-Transfer Level (RTL) 수준으로 설계 되었으며 시뮬레이션을 통해 충분히 그 동작이 검증되었다.

• 한국전기전자재료학회논문지
• /
• 제25권12호
• /
• pp.1000-1003
• /
• 2012

The superconducting fault current limiter (SFCL) can quickly limit the fault current shortly after the short circuit occurs and recover the superconducting state after the fault removes and plays a role in compensating the voltage sag of the sound feeder adjacent to the fault feeder as well as the fault current limiting operation of the fault feeder. Especially, the flux-lock type SFCL with an isolated transformer, which consists of two parallel connected coils on an iron core and the isolated transformer connected in series with one of two coils, has different voltage sag compensating and current limiting characteristics due to the winding direction and the inductance ratio of two coils. The current limiting and the voltage sag compensating characteristics of a SFCL using a transformer winding were analyzed. Through the analysis on the short-circuit tests results considering the winding direction of two coils, the SFCL designed with the additive polarity winding has shown the higher limited fault current than the SFCL designed with the subtractive polarity winding. It could be confirmed that the higher fault current limitation of the SFCL could be contributed to the higher load voltage sag compensation.

• 한국항공우주학회지
• /
• 제47권5호
• /
• pp.358-363
• /
• 2019

무인 항공기에 탑재된 EOIR 장비가 데이터 링크를 통해 영상과 데이터를 송수신할 경우 데이터의 전송 경로와 지상 장비 및 무선 네트워크 상태에 따라 데이터 전송이 지연될 수 있다. 이로 인해 수신한 영상을 보는 시간과 촬영하는 시간이 다르기 때문에 초기 표적의 LOCK-ON 실패 가능성이 높아진다. 따라서 본 논문은 영상과 동기화된 프레임 인덱스를 도입하고, 지상에서 명령에 프레임 인덱스를 추가하여 전송함으로써 영상추적의 성공률을 높이는 방법을 제안하였다.

• 융합신호처리학회논문지
• /
• 제7권4호
• /
• pp.195-200
• /
• 2006

자동차용 ABS/TCS 시스템의 기존 개별소자 회로를 시험하고, 시스템의 문제점을 컴퓨터 시뮬레이션으로 분석하였다. ABS/TCS 시스템의 성능을 개선하기 위해 에러 보상회로, 비교기 및 UVLO 회로를 가진 인터페이스 IC를 설계하고, 전기적 특성을 조사하였다. 전압 조절기는 자동차 환경에 견디기 위해 $-20^{\circ}C$에서 $120^{\circ}C$ 사이의 온도 범위에서 온도변화를 보상하도록 하였고, ABS와 브레이크는 같은 주파수와 다른 주파수의 듀티 계수를 사용하여 분리하였다. UVLO 회로와 정전압 회로는 잡음을 제거하기 위해 적용하였고, 과도 전류를 제한하기 위해 보호회로를 사용하였다. ABS/TCS 시스템의 전기적 성능을 향상시키기 위해 IC 제조를 위한 레이아웃을 설계하였다. 제작된 마스크 패턴은 11개로 구성하였으며, 전류 손실을 줄이기 위해 8개의 패드를 유효하게 배치하였다. 브레드보드 시험치와 레이아웃을 설계한 후 시뮬레이션의 시험치를 비교한 결과 시뮬레이션과 브레드보드 실험치가 거의 일치하거나 우수한 결과를 가짐을 알 수 있었다.