• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.803-806
• /
• 1998

A novel bipolar circuit technique for realizing linear transconductor is described. The proposed circuit has superior linearity and temperature characteristics when compared with the conventional transconductor. The theory of operation is presented and computer simulation results are used to verify theoretical predections. The simulation results show close agreement between predicted behaviours and experimental performances.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.967-970
• /
• 1999

A novel linear transconductor for low-voltage low-power signal processing is proposed. The transconductor consists of a pnp differential-pair and a npn differential-pair which are biased by local negative feedback. The simulation results show that the transcondcutor with transconductance of 50 $mutextrm{s}$ has a linearity error of 0.05% and the power dissipation is 2.44 ㎽ over an input linear range from -2V to +2V at supply voltage $\pm$3V.

• 전자공학회논문지SC
• /
• 제37권1호
• /
• pp.40-48
• /
• 2000

저전압 저전력 신호 처리를 위한 새로운 바이폴라 선형 트랜스컨덕터와 이것을 이용한 연산 트랜스컨덕턴스 증폭기를 제안한다. 이 트랜스컨덕터는 이미터 디제네레이션 저항을 갖는 npn 차동쌍과 이 차동쌍에 직렬로 연결된 pnp 차동쌍으로 구성된다. 이 구성에서 넓은 선형성과 온도 안정성을 위해 pnp 차동쌍의 바이어스 전류는 npn 차동쌍의 출력 전류를 사용하고 있다. 제안한 OTA는 선형 트랜스컨덕터와 세 개의 전류 미러를 갖는 트랜스리니어 전류 셀로 구성된다. 제안된 트랜스컨덕터는 종래의 그것과 비교하였을 때 우수한 선형성과 저전압 저전력 특성을 갖는다. 실험 결과, 50 ${\mu}S$의 트랜스컨덕턴스를 갖는 트랜스컨덕턴스가 공급 전압 ${\pm}$3V에서 입력 전압 범위가 -2V에서 +2V 사이에 ${\pm}$0.06% 보다 작은 선형 오차를 갖는다. 전력 소비는 2.44 mW이다. 25 ${\mu}S$의 트랜스컨덕턴스를 갖는 OTA 시작품을 바이폴라 트렌지스터 어레이를 가지고 만들었다. OTA의 선형성은 제안한 트랜스컨덕터와 같다. OTA 회로는 또한 0.5 S/A의 감도로 바이어스 전류 변화에따라 4-디케이드(decade)에 걸쳐서 선형적인 트랜스컨덕턴스를 갖는다.

• 전자공학회논문지SC
• /
• 제38권4호
• /
• pp.20-30
• /
• 2001

트랜스리니어 셀을 이용한 새로운 200 MHz CMOS 트랜스컨덕터를 제안하였다. 제안한 트랜스컨덕터는 트랜스리니어 셀에 기초를 둔 전압 폴로워 및 전류 폴로워와 하나의 저항기로 구성된다. 트랜스컨덕터의 폭 넓은 응용을 위해, 단일-입력 단일-출력, 단일-입력 차동-출력, 그리고 완전-차동 트랜스컨덕터를 각각 체계적으로 설계하였다. 컴퓨터 시뮬레이션의 결과, 완전-차동 트랜스컨덕터는 ${\pm}3$ V의 공급 전압에서 ${\pm}2.7$ V의 입력 선형 범위, 200 MHz의 3-dB 주파수, 그리고 41 $ppm/^{\circ}C$ 이하의 온도 계수를· 가진다는 것을 확인하였다. 완선-차동 트랜스컨덕터의 응용성을 확인하기 위해, 인덕턴스 시뮬레이션 방식에 기초한 3차 사다리형 일립틱 저역-통과 여파기를 설계하였다. 설계된 저역-통과 여파기는 22 MHz의 리플 대역폭파 0.36 dB의 통과 대역 리플, 그리고 26 MHz의 차단 주파수를 가진다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.57-62
• /
• 1998

본 논문에서는 넓은 입력 전압 범위에 걸쳐 좋은 선형성을 보여주는 가변 트랜스컨덕터를 제안한다. 제안된 트랜스컨덕터는 선형 영역에서 동작하는 입력 MOS 트랜지스터를 사용하여 회로의 구성이 간단하고 좋은 가변성을 갖고 6.8V/sub p-p/의 넓은 입력범위를 갖는다. 또한 소오스-결합 차동쌍을 이용하여 실질적인 차동입력을 제공하고 정과 부의 트랜스컨덕턴스 값을 제공한다. 제안된 회로는 1.2㎛ single poly double metal n-well CMOS 공정을 사용하여 제작되었다. 제안된 회로의 THD 특성은 V/sub DD/=-V/sub ss/=5V, I/sub B/=20, 40μA이고 입력 신호 주파수가 1KHz일 때 6V/sub p-p/의 차동 입력전압에 대해 1% 미만임을 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.547-548
• /
• 2008

Linearity improvement technique of transconductor is presented in the paper. In order to certify the linearity improvement of proposed transconductor, the 3rd-order Elliptic low-pass Gm-C filter which provides 5MHz cutoff is implemented by using the transconductor. According to the IIP3 measurement result of filters, proposed filter has higher IIP3 than normal source-degeneration filter; the In-band IIP3 of proposed and normal filter are 10.1 dBm and 7.5 dBm respectively. The filter is fabricated in 1P6M $0.18-{\mu}m$ CMOS while consuming the 3.3mW with 1.8 Vdd. The in-band input-referred noise voltage is $62.3{\mu}Vrms$ and the SFDR is 54.1 dB.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.37-44
• /
• 2007

GSM 셀룰러폰을 위한 저전압 고선형 바이폴라 OTA와 이룡 이용한 IF bandpass filter(BPF)를 제안하였다. OTA는 저전압 선형 transconductor, translinear 전류이득 셀, 그리고 3개의 전류 미러로 구성 되어있다. BPF는 2개의 동일한 2차 BPF를 직렬 연결한 형태인데, 2차 BPF는 저항과 커패시터 그리고 2개의 OTA와 커패시터로 된 ground simulated inductor로 구성되어 있다. 8GHz bipolar transistor-array를 사용한 SPICE 시뮬레이션에서는 1mS의 transconductance의 OTA가 ${\pm}2%$ 이하의 선형 오차와 ${\pm}2\;V$에서 ${\pm}0.65\;V$이상의 선형범위를 가짐을 보여준다. transconductor의 온도계수는 $-90ppm/^{\circ}C$이하이다. BPF는 중심 주파수는 $85MHz\;Q$값은 80이 되도록 설계하였다. 중심주파수에서의 온도계수는 $-182ppm/^{\circ}C$이고, BPF의 소비전력은 128mW 이다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.1-7
• /
• 2007

고주파 응용을 위한 AB급 바이폴라 선형 트랜스컨덕터들을 제안한다. 이들 트랜스컨덕터는 전압 폴로워, 저항기, 그리고 전류 폴로워로 구성된다. 폴로워 회로들은 트랜스리니어 셀들로 실현되기도 하고, 단위-이득 버퍼들로 실현되기도 한다. 제안된 트랜스컨덕터들은 8 GHz 바이폴라 트랜지스터-어레이 파라미터를 이용하여 SPICE 시뮬레이션 되었다. 시뮬레이션 결과는, 트랜스리니어 셀들을 이용한 트랜스컨덕터가 단위-이득 버퍼들을 이용한 그것보다 더 좋은 선형성을 가지는데 반해, 후자는 전자보다 더 좋은 온도 특성과 더 높은 입력 저항을 가진다는 것을 보여준다. 제안된 트랜스컨덕터들의 실용성을 검증하기 위하여, 이들 트랜스컨덕터로 중간 주파수(IF) 대역의 4차 대역-통과 여파기를 구현하였다.

• ETRI Journal
• /
• 제31권5호
• /
• pp.576-584
• /
• 2009

A novel tunable transconductor is presented. Input transistors operate in the triode region to achieve programmable voltage-to-current conversion. These transistors are kept in the triode region by a novel negative feedback loop which features simplicity, low voltage requirements, and high output resistance. A linearity analysis is carried out which demonstrates how the proposed transconductance tuning scheme leads to high linearity in a wide transconductance range. Measurement results for a 0.5 ${\mu}m$ CMOS implementation of the transconductor show a transconductance tuning range of more than a decade (15 ${\mu}A/V$ to 165 ${\mu}A/V$) and a total harmonic distortion of -67 dB at 1 MHz for an input of 1 Vpp and a supply voltage of 1.8 V.

• 한국통신학회논문지
• /
• 제19권1호
• /
• pp.83-90
• /
• 1994

본 논문에서는 옵셋 전압을 이용하여 선형범위를 증가시킨 MOS트랜스컨덕터로 자이레이터를 구성하고, VLSI에 적합하도록 수동회로망을 구성하는 부유인덕터, 부유저항, 접지저항을 자이레이터로 모의하였다.EH한 설계 예로써 자이레이터를 이용하여 바터워스 필터를 설계하였으며, 트랜스컨덕터의 출력저항의 바이상성에 기인된 주파수천이의 특성을 보이며 필터를 구현하였다.