• 한국산학기술학회논문지
• /
• 제17권11호
• /
• pp.635-639
• /
• 2016

초고주파 대역에서 사용하는 소자들은 기생성분으로 인하여 주파수가 증가함에 따라 이득이 감소한다. 이러한 특성을 보상하기 위해 전자전과 같은 광대역 시스템에서는 반대의 기울기를 갖는 선형 이득 등화기가 필요하다. 본 논문에서는 18~40GHz 대역에서 사용할 수 있는 선형 이득 등화기를 설계하고 제작하였다. 설계와 제작의 오차를 줄이기 위하여 회로설계와 모멘텀 설계를 진행하였다. 구현 주파수 대역 내에서 가능한 기생성분을 최소화하기 위해 thin film 공정을 사용하였으며, 박막저항의 길이에 의한 파장 변화를 최소화하기 위해 100 ohm/square의 sheet resistance로 설계하였다. 본 선형 이득 등화기는 직렬 마이크로스트립 라인에 사분의 일 파장을 갖는 공진기를 저항으로 결합하는 구조이다. 모두 3개의 1/4 파장의 Short 공진기를 사용하였다. 제작된 선형 이득 등화기는 40GHz에서 -5dB 이상의 손실을 가졌으며, 18 ~ 40 GHz 대역에서 6dB 기울기를 나타내었다. 제작된 이득 등화기를 전자전 수신기와 같은 광대역 MMIC들이 다단으로 연결된 장치 내부에 사용한다면 주파수가 증가에 따른 이득 평탄도 악화를 감소시킬 수 있을 것이다.

• 대한전자공학회논문지TC
• /
• 제45권10호
• /
• pp.59-64
• /
• 2008

본 논문은 6GHz에서 18GHz까지 동작하는 광대역 RF (송수신) 회로 시스템에 적용하기 위한 가변 선형 이득 등화기를 PIN 다이오드를 이용하여 설계하고 Thin Film 공정을 이용하여 $Al_2O_3$ (알루미나)기판에 제작하였다. 개발된 가변 선형 이득 등화기는 T형으로 동작 대역 내에서 $-7dB{\sim}-13dB$의 가변 기울기를 갖는다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 한국전자통신학회논문지
• /
• 제11권11호
• /
• pp.1053-1060
• /
• 2016

본 논문은 디지털 능동형 가변 축전기를 사용한 적응형 이퀄라이저를 제안하고 있다. Equalizing amplifier는 주 증폭기와 source degeneration RC 필터로 구성되어 있으며, RC필터를 디지털 능동형 가변 축전기로 구현함으로써 면적 효율을 높이고 선형적인 손실 보상 영역을 확보했다. 능동형 가변 축전기는 miller effect에 의한 임피던스 증가 효과를 사용하였으며, 증폭기 이득 조정을 통해 capacitance의 가변성을 가질 수 있도록 하였다. 시뮬레이션 결과, 능동형 축전기의 선형적 가변 특성을 통해 입력 데이터의 고주파 손실을 보상하여 2Gb/s 전송속도에 대해 0.31 UI의 입력 eye 너비를 0.64 UI로 약 2배 증가시켰다. 적응형 이퀄라이저는 $0.13-{\mu}m\;CMOS$ 공정 값을 사용하여 설계 되었으며, 0.412 mm2 의 레이아웃 면적을 사용한다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.71-79
• /
• 2013

본 논문에서는 이퀄라이저 적응기(adaptation)를 포함하는 12.5 Gb/s 저전력 수신단 설계에 대해서 기술한다. 샘플러와 직렬 변환기를 사용한 저전력 아날로그 이퀄라이저 적응기를 구현함으로써 채널과 칩 공정 변화에 능동적으로 적응할 수 있으며 그 적응 원리에 대해서 설명한다. 또한 저전력을 위한 전압 모드 송신기의 접지 기반 차동 신호를 수신하는 기술에 대해서 설명하였다. 17.6 dB의 피킹 이득을 갖는 CTLE(Continuous Time Linear Equalizer)는 6.25 GHz에서 -21 dB 손실을 갖는 채널의 길게 늘어지는 ISI(Inter Symbol Interference)를 제거한다. 45 nm CMOS 공정을 이용하여 eye diagram에서 200 mV의 전압 마진과 0.75 UI의 시간 마진을 갖고 0.87 mW/Gb/s의 낮은 전력 소모를 유지한다.

• Journal of Communications and Networks
• /
• 제12권5호
• /
• pp.442-448
• /
• 2010

Cooperative relaying methods have attracted a lot of interest in the past few years. A conventional cooperative relaying scheme has a source, a destination, and a single relay. This cooperative scheme can support one symbol transmission per time slot, and is caned full rate transmission. However, existing fun rate cooperative relay approaches provide asymmetrical gain for different transmitted symbols. In this paper, we propose a cooperative relaying scheme that is assisted with dual relays and provides full transmission rate with the same macro-diversity to each symbol. We also address equalization for the dual relay transmission system in addition to addressing the issues concerning the improvement of system performance in terms of optimal power allocations.

• Journal of Communications and Networks
• /
• 제14권3호
• /
• pp.273-279
• /
• 2012

In this paper, we propose an iterative interstream interference cancellation technique for system with frequency selective multiple-input multiple-output (MIMO) channel. Our method is inspired by the fact that the cancellation of the interstream interference can be regarded as a reduction in the magnitude of the interfering channel. We show that, as iteration goes on, the channel experienced by the equalizer gets close to the single input multiple output (SIMO) channel and, therefore, the proposed SIMO-like equalizer achieves improved equalization performance in terms of normalized mean square error. From simulations on downlink communications of $2{\times}2$ MIMO systems in high speed packet access universal mobile telecommunications system standard, we show that the proposed method provides substantial performance gain over the conventional receiver algorithms.

• 전자공학회논문지S
• /
• 제36S권1호
• /
• pp.123-132
• /
• 1999

본 논문에서는 기존의 신경망 등화기의 비트 오류 확률 관점에서의 성능 향상을 위해 이차 시그모이드 함수를 활성 함수로 이용한 이차 시그모의 신경망 등화기를 제안한다. 비선형 왜곡을 보정하기 위해 사용되어온 기존의 신경망 등화기들은 일반적으로 활성 함수로서 시그모이드 함수를 이용한다. 기존의 시그모이드 함수를 이용한 신경망 등화기의 경우 하나의 뉴론은 한 개의 선형적인 경계 면을 형성한다. 따라서 복잡한 경계 면을 형성하기 위해 많은 수의 뉴론이 필요하게 된다. 하지만 제안하는 신경망을 등화기에서는 한 뉴론이 평행한 두 개의 직선을 가지고 평면 영역을 분할하기 때문에 보다 간단한 구조로 비트 오류 확률 관점에서 우수한 성능을 얻을 수 있다. 제안한 이차 시그모이드 신경망 결정궤한 등화기를 통신 환경 및 디지털 자기기록 시스템에 적용하였을 때, 기존의 결정궤환 등화기와 신경망 결정궤한 등화기에 비해 같은 비트 오류 확률 관점에서 신호 대 잡음비가 1.5dB~8.3dB 정도의 성능향상을 보인다. 특히 심벌간의 간섭이 심하거나, 비선형성이 강한 환경에서 기존의 일반적인 결정궤한 등화기와 신경망 결정궤한 등화기에 비하여 비트 오류 확률 관점에서 두드러진 신호 대 잡음비의 성능 이득을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2589-2592
• /
• 2003

In this paper, a robust mixed H$_2$/H$\_$$\infty$/ output feedback control method is applied to the design of loop filter for PLL carrier phase tracking. The proposed method successfully copes with large S-curve slope uncertainty and a significant decision delay in the closed-loop that may exist In modern receivers due to a convolutional decoder or an equalizer. The objective is to design an output feedback controller which minimizes the H$_2$performance while satisfying the H$\_$$\infty$/ performance to guarantee the gain margin and phase margin for linear time invariant(LTI) polytopic uncertain systems. LMIs based approach is given to solve this problem. We can verify the H$\_$$\infty$/ performance satisfaction and minimize the phase detector error through the simulation result.