• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.623-630
• /
• 2016

이기종 기기가 상호 연결되어 통신하는 IoT 환경에서는 모든 기기가 일정한 보안 수준을 갖추어야 한다. 그러나 통신 계산 기능이 제약된 기기에서는 상대적으로 암호 알고리즘의 성능이 저하되어 최적화 또는 효율적인 구현 방법이 필요하다. 본 논문에서는 ARX 경량 블록 암호를 대상으로 레지스터를 고려한 효율적인 Rotation 구현 방법을 연구한다. 실제 기기를 이용한 성능 측정을 통해 수정된 Rotation의 효율성을 실증적으로 검증한다. 실험 결과, 수정된 Rotation이 이전보다 개선된 성능을 보여주었으며, 특히, 16비트 MSP 환경에서 실제 기기와 시뮬레이션 성능 측정 결과 사이에 유의한 차이가 있음을 발견하였다.

• 전기학회논문지
• /
• 제64권10호
• /
• pp.1460-1468
• /
• 2015

As the number of IoT service increases, the interest of lightweight block cipher algorithm, which consists of simple operations with low-power and high speed, is growing. LEA(Leightweight Encryption Algorithm) is recently adopted as one of lightweight encryption standards in Korea. In this paper a pipeline LEA architecture is proposed to process large amounts of data with high throughput. The proposed pipeline LEA can communicate with external modules in the 32-bit I/O interface. It consists of input, output and encryption pipeline stages which take 4 cycles using a muti-cycle pipeline technique. The experimental results showed that the proposed pipeline LEA achieved more than 7.5 Gbps even though the key length was varied. Compared with the previous high speed LEA in accordance with key length of 128, 192, and 256 bits, the throughput of the pipeline LEA was improved 6.45, 7.52, and 8.6 times. Also the throughput per area was improved 2, 1.82, and 2.1 times better than the previous one.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.351-358
• /
• 2016

경량 블록 암호 알고리즘 CLEFIA의 효율적인 하드웨어 설계에 대하여 기술한다. 설계된 CLEFIA 보안 프로세서는 128/192/256-비트의 세 가지 마스터키 길이를 지원하며, 변형된 GFN(Generalized Feistel Network) 구조를 기반으로 8-비트 데이터 패스로 구현되었다. 라운드키 생성을 위한 중간키 계산용 GFN과 암호 복호 라운드 변환용 GFN을 단일 데이터 프로세싱 블록으로 구현하여 하드웨어 복잡도를 최소화하였다. 본 논문의 GFN 블록은 라운드 변환과 128-비트의 중간 라운드키 계산을 위한 4-브랜치 GFN과 256-비트의 중간 라운드키 계산을 위한 8-브랜치 GFN으로 재구성되어 동작하도록 설계되었다. Verilog HDL로 설계된 CLEFIA 보안 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 최대 112 MHz 클록으로 동작 가능하며, 마스터키 길이에 따라 81.5 ~ 60 Mbps의 성능을 갖는 것으로 평가되었다.

• 한국산학기술학회논문지
• /
• 제19권3호
• /
• pp.1-7
• /
• 2018

IoT 환경은 다양한 디바이스들과 네트워크를 이용하여 무한대의 서비스를 제공한다. 이러한 IoT 환경 발전은 비례적으로 보안의 중요성과 직결된다. 경량 암호는 보안, 높은 처리량, 낮은 전력 소비 및 소형을 제공하는 분야이기 때문에 IoT 환경에 적합하다. 그러나 경량 암호는 새로운 암호 체계를 형성해야 하고, 제한된 리소스 범위 내에서 활용되야 한다는 문제점을 가지고 있다. 그러므로 경량 암호는 다변화/다양화 등을 요구하는 IoT 환경에 최적의 솔루션이라고 단언할 수 없다. 그러므로 이러한 단점들을 없애기 위하여, 본 논문은 기존 블록 암호알고리즘을 경량화 암호알고리즘과 같이 사용할 수 있고, 기존 시스템(센싱부와 서버와 같은)을 거의 그대로 유지하면서 IoT 환경에 적합한 방법을 제안한다. 제안된 BCL 구조는 기존 유무선 센서 네트워크에서 다양한 센서 디바이스들에 대한 암호화를 경량 암호화 같이 수행할 수 있도록 한다. 제안된 BCL 구조는 기존 블록 암호알고리즘에 전/후처리부를 포함한다. BCL 전/후처리부는 흩어져 있는 각종 디바이스들을 데이지 체인 네트워크 환경에서 동작하도록 하였다. 이러한 특징은 분산된 센서시스템의 정보보호에 최적이며 해킹 및 크래킹이 발생하더라도 인접 네트워크 환경에 영향을 미치지 못한다. 그러므로 IoT 환경에서 제안된 BCL 구조는 기존 블록암호알고리즘을 경량화 암호알고리즘과 같이 사용할 수 있기 때문에 다변화되는 IoT 환경에 최적의 솔루션을 제공할 수 있다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제11권6호
• /
• pp.167-174
• /
• 2022

PIPO 경량 블록암호는 ICISC'20에서 발표된 암호이다. 본 논문에서는 32-bit RISC-V 프로세서 상에서 PIPO 경량 블록암호 ECB, CBC, CTR 운용 모드의 단일 블록 최적화 구현과 병렬 최적화 구현을 진행한다. 단일 블록 구현에서는 32-bit 레지스터 상에서 효율적인 8-bit 단위의 Rlayer 함수 구현을 제안한다. 병렬 구현에서는 병렬 구현을 위한 레지스터 내부 정렬을 진행하며, 서로 다른 4개의 블록이 하나의 레지스터 상에서 Rlayer 함수 연산을 진행하기 위한 방법에 대해 설명한다. 또한 CBC 운용모드의 병렬 구현에서는 암호화 과정에 병렬 구현 기법 적용이 어렵기 때문에 복호화 과정에서의 병렬 구현 기법 적용을 제안하며, CTR 운용모드의 병렬 구현에서는 확장된 초기화 벡터를 사용하여 레지스터 내부 정렬 생략 기법을 제안한다. 본 논문에서는 병렬 구현 기법이 여러 블록암호 운용모드에 적용 가능함을 보여준다. 결과적으로 ECB 운용모드에서 키 스케줄 과정을 포함하고 있는 기존 연구 구현의 성능 대비 단일 블록 구현에서는 1.7배, 병렬 구현에서는 1.89배의 성능 향상을 확인하였다.

• 인터넷정보학회논문지
• /
• 제21권3호
• /
• pp.11-19
• /
• 2020

본 논문에서는 TEA, XTEA 및 XXTEA 암호 알고리즘을 통합한 병합 TEA 블록 암호 프로세서를 설계한다. TEA 암호 알고리즘이 처음 설계된 이후, 보안 결함을 보완하기 위해 XTEA와 XXTEA 암호 알고리즘이 설계되었다. 3가지 유형의 암호 알고리즘은 128비트의 매스터 키를 사용하며, 설계된 암호 프로세서는 TEA와 XTEA 암호 알고리즘은 64비트 단위로, XXTEA 암호 알고리즘은 32비트의 배수로 최대 256비트까지 가변 길이 메시지 블록에 대한 암·복호화를 수행하도록 구현하였다. 64비트 메시지 블록에 대한 최대 처리율은 137Mbps이며, 256비트 메시지에 대한 최대 처리율은 369Mbps이다. 본 논문에서 설계된 병합 TEA 블록 암호 IP는 경량 암호인 LEA 암호와 비교하여 면적 측면에서는 16%의 이득이 있다. 본 논문에서 설계된 암호 프로세서 IP는 스마트 카드, 인터넷뱅킹, 전자상거래 등과 같은 모바일 분야의 보안 모듈로 응용이 가능할 것으로 사료된다.

• 정보보호학회논문지
• /
• 제28권3호
• /
• pp.545-550
• /
• 2018

간단한 덧셈, 회전연산, 그리고 XOR 연산자로 구성된 초경량 블록 암호 알고리즘 CHAM은 저사양 사물인터넷과 고사양의 플랫폼 상에서 모두 효율적인 구현이 가능하다. 특히 CHAM 블록 암호 알고리즘은 저사양 사물인터넷 플랫폼 상에서 연산속도를 향상시키는 방안에 대해 심도있게 고민된 알고리즘이다. 본 논문에서는 저사양 사물인터넷 플랫폼 8-비트 AVR 상에서 매우 제한적인 프로그램 메모리 공간을 최소로 하면서 연산속도는 극대화하는 방안에 대해 확인해 보도록 한다. 이를 위해 프로그램 코드는 1 라운드 혹은 2 라운드 기반의 부분 반복문을 활용하였으며 라운드 키 접근을 효율화하기 위해 메모리 공간을 정렬하였다. 최소한의 레지스터 활용 및 데이터 업데이트를 통해 성능 향상 및 코드 크기를 최적화하였다. 그 결과 CHAM 64/128, 128/128, 그리고 128/256의 경우 RANK 파라미터 상에서 29.9, 18.0, 그리고 13.4를 달성하였다. 이는 현존하는 블록암호 알고리즘 구현 중 최상의 결과이다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제10권4호
• /
• pp.101-106
• /
• 2021

양자 알고리즘과 양자 컴퓨터는 우리가 현재 사용하고 있는 많은 암호들의 안전성을 깨뜨릴 수 있다. 그루버 알고리즘을 n-bit 보안레벨을 가지는 대칭키 암호에 적용한다면 보안레벨을 (n/2)-bit 까지 낮출 수 있다. 그루버 알고리즘을 적용하기 위해서는 오라클 함수에 대칭키 암호가 양자 회로로 구현되어야 하기 때문에 대상 암호를 양자 회로로 최적화하는 것이 가장 중요하다. 이에 AES 또는 경량 블록암호를 양자 회로로 구현하는 연구들이 최근 활발히 진행되고 있다. 본 논문에서는 국산 경량 블록암호 LEA를 양자 회로로 최적화하여 구현 하였다. 기존의 LEA 양자회로 구현과 비교하여 양자 게이트는 더 많이 사용하였지만, 큐빗을 획기적으로 줄일 수 있었으며 이러한 트레이드오프 문제에 대한 성능 평가를 수행하였다. 마지막으로 제안하는 LEA 양자 회로에 그루버 알고리즘을 적용하기 위한 양자 자원들을 평가하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.171-173
• /
• 2016

128-비트의 마스터 키를 지원하는 블록암호 AES-128을 IoT 보안에 적합하도록 경량화하여 구현하였다. 키 스케줄러와 라운드 블록을 8 비트 데이터 패스로 구현하고, 다양한 최적화 방법을 적용함으로써 하드웨어를 최소화시켰으며, 100 MHz 클록 주파수에서 4,400 GE의 작은 게이트로 구현되었다. Verilog HDL로 설계된 AES 크립토 코어를 Vertex5 XC5VSX50T FPGA 디바이스에 구현하여 올바로 동작함을 확인하였다.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.661-666
• /
• 2016

사물인터넷은 다양한 기기들이 서로 연결되어 효율적인 에너지 소모와 높은 보안을 유지하기 위해 경량의 메시징 프로토콜인 MQTT와 암호화 프로토콜인 SSL/TLS를 사용한다. SSL/TLS의 cipher suite 협상 단계에서 기기에 고정된 cipher suites로부터 선호도가 가장 높은 cipher suite를 선택한다. 선택된 cipher suite는 해당 통신 중에 필수적으로 제공받아야 하는 무결성, 기밀성을 제공하지만 필요 이상으로 높은 강도의 보안성을 제공할 수 있다. 이러한 한계는 에너지를 필요 이상으로 소비하게 만들 수 있으므로 본 논문에서는 SSL/TLS를 사용한 기기들의 에너지 효율성을 향상시키는 퍼지 기반 cipher suite 결정 기법을 제안한다. 실험을 통해 제안 기법은 기존 기법보다 에너지 효율성이 평균 36.03% 향상되었다.