• 한국정보통신학회논문지
• /
• 제9권5호
• /
• pp.1019-1024
• /
• 2005

MPEG-2로 부호화 된 영상에서 발생하는 전송 오류는 화질의 열화를 가져오고, 시공간적으로 오류를 전파시킨다. 특히 비디오 비트열에서 헤더 정보의 오류는 복호화 과정 전체에 영향을 미치므로 데이터 정보의 오류와 달리 전체 영상에 심각한 화질의 열화를 일으킬 수 있다. 따라서 헤더 정보에서의 오류를 복원하는 것은 데이터 정보에서 오류를 복원하는 것보다 더 중요하다. 본 논문에서는 LSB(least significant bit) 부호화를 이용하여 헤더 정보를 양자화 된 DCT(discrete cosine transform) 계수에 반복적으로 삽입하여 전송함으로써 MPEG-2의 신택스 구조 그대로 유지하면서 헤더 정보의 오류를 복원할 수 있는 방법을 제안한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.719-722
• /
• 2001

최근 정지영상, 동영상, 음성 등의 멀티미디어 컨텐트가 디지털화 되고 네트워크가 발달함에 따라 영상을 포함한 멀티미디어 데이터의 접근이 용이해 졌다. 이러한 데이터의 불법적 사용과 인위적인 조작으로부터 소유권과 저작권을 효율적으로 보호하기 위한 워터마킹 기술이 많이 연구되고 있다. 일반적으로 정지 영상 및 음성에 대한 워터마킹 기술은 많이 연구가 되었지만 이러한 방법을 동영상에 그대로 적용하기에는 실시간 처리에 적용하기가 힘들다는 큰 문제점이 있다. 따라서 본 논문에서는 비디오 신호에서의 빠른 처리과정과 실시간으로 워터마크를 삽입하고, 원 영상 없이 워터마크를 추출 할 수 있는 새로운 방법(Blind Watermarking)을 제안하고자 한다. 제안한 방법은 대역확산을 근거로 하여 워터마크 은닉 과정에서 치환(Permutation) 과정과 LSB 부호화 방법을 이용하여 비디오 시퀀스의 모든 I-프레임에 은닉한다. 복원과정은 모든 I-프레임에서 LSB 복호화와 역 치환 과정을 거쳐 본래의 저작권 정보를 추출한다. 제안한 방법을 여러 가지 동영상 비디오에 적용해 본 결과 기존의 워터마킹 방법보다 효율적이고 시각적 손상이 없었으며 빠른 실시간 처리가 가능함을 볼 수 있었다.

• 한국전자파학회논문지
• /
• 제29권3호
• /
• pp.192-199
• /
• 2018

본 논문은 기존 DFT-s-SSB(Discrete Fourier Transform spread Single Sideband) OFDM(Orthogonal Frequency Division Multiplexing) 시스템이 가지는 문제점을 해결하는 개선된 DFT-s-SSB OFDM 시스템을 제안한다. 기존 DFT-s-SSB 시스템은 SSB 변조를 적용하기 위하여 PAM(Pulse Amplitude Modulation) 변조를 사용한다. 때문에 변조레벨이 높아질수록 BER(Bit Error Rate) 성능열화가 심각해진다. 그리고 오직 LSB(Lower Sideband) 스펙트럼을 통해서만 송신이 가능하며 LSB와 USB(Upper Sideband) 스펙트럼을 동시에 사용하여 송신하는 경우, 간섭이 발생하고 스펙트럼 복구가 올바르게 이루어지지 않는다. 제안하는 시스템은 이러한 문제를 해결하기 위해 2/3 convolution coding을 적용하여 BER 성능을 개선하고 DFT 크기를 조절하고 USB 스펙트럼을 선택하는 방법을 제시하여 남은 스펙트럼 자원을 이용할 수 있도록 한다. 또한 다중사용자를 지원하는 환경 혹은 제한적인 대역폭을 갖는 환경에서 이 시스템을 이용하는 경우 스펙트럼을 절반만 사용하기 때문에 남은 스펙트럼 자원을 이용할 수 있고 스펙트럼 효율을 향상시킬 수 있다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.243-249
• /
• 2016

This paper proposes a new watermarking algorithm to embed watermarks in thr process of sample adaptive offsets (SAO) for high efficiency video coding (HEVC) compressed videos. The proposed method embeds two-bit watermark into the SAO offsets for each coding tree unit (CTU). To minimize visual quality degradation caused by embedding watermark, watermark bits are embedded into SAO offset depending on the SAO types of block. Furthermore, the embedded watermark can be extracted by simply adding four offsets and checking their least significant bits (LSB) at the decoder side. The experimental results show that the proposed method achieves 0.3% BD-rate increase without much visual quality degradation. Two-bit watermark for each CTU is embedded for more bit watermarking. In addition, the proposed method requires negligible computational load for watermark insertion and extraction.

• 전자공학회논문지A
• /
• 제33A권4호
• /
• pp.152-161
• /
• 1996

In tis work, a three-stage pipelined A/D converter (ADC) was implemented to obtain 10-bit resolution at a conversion rate of 20 msamples/s for video applications. The ADC consists of three identical stages employing a mid-rise coding technique. The interstage errors such as offsets and clock feedthrough are digitally corrected in digitral logic by one overlapped bit between stages. The proposed ADC is optimized by adopting a unit-capacitor array architecture in the MDAC to improve the differential nonlinearity and the yield. Reduced power dissipation has been achieve dby using low-power latched comparators. The prototype was fabricated in a 0.8$\mu$m p-well CMOS technology. The ADC dissipates 160 mW at a 20 MHz clock rate with a 5 V single supply voltage and occupies a die area of 7 mm$^{2}$(2.7 mm $\times$ 2.6mm) including bonding pads and stand-alone internal bias circuit. The typical differential and integral nonlinarities of the prototype are less than $\pm$ 0.6 LSB and $\pm$ 1 LSB, respectively.

• 디지털산업정보학회논문지
• /
• 제16권2호
• /
• pp.1-9
• /
• 2020

Many cryptographic and error control coding algorithms rely on finite field GF(2m) arithmetic. Hardware implementation of these algorithms needs an efficient realization of finite field arithmetic operations. Finite field multiplication is complicated among the basic operations, and it is employed in field exponentiation and division operations. Various algorithms and architectures are proposed in the literature for hardware implementation of finite field multiplication to achieve a reduction in area and delay. In this paper, a low area and delay efficient semi-systolic multiplier over finite fields GF(2m) using the modified Montgomery modular multiplication (MMM) is presented. The least significant bit (LSB)-first multiplication and two-level parallel computing scheme are considered to improve the cell delay, latency, and area-time (AT) complexity. The proposed method has the features of regularity, modularity, and unidirectional data flow and offers a considerable improvement in AT complexity compared with related multipliers. The proposed multiplier can be used as a kernel circuit for exponentiation/division and multiplication.

• 한국통신학회논문지
• /
• 제26권5B호
• /
• pp.572-581
• /
• 2001

본 논문에서는 위성통신에서 강우감쇠에 따라 가변 부호화율을 적용시킬 수 있는 적응형 부호화 기법에 대한 연구를 하였다. 따라서, 3bit 연판정을 적용한 Viterbi 복호기를 이용하여 QPSK와 TC-8PSK 신호를 복호할 수 있는 pragmatic TCM과 LSB 부호화 알고리즘에 대해 여러 부호화율에서 성능분석을 하였다. 또한 구현을 위한 최적의 파라미터를 설정하여 부호화율 2/3를 가지는 pragmatic TCM을 VHDL 모델링 하였다. 구현결과 PLEX10KE100EQC208-1 CPLD 칩으로 구현 가능하였으며, 42.36 Mbps의 복호 속도를 가진다. 실제 ASIC 설계시 CPLD 속도보다 약 5∼6배의 고속화가 가능하므로, 200 MHz 트렌스 폰더를 갖는 Ka 대역 초고속 위성통신 시스템에서 강우 감쇠에 대처하기 위한 적응형 트렐리스 부호화방식에 적용할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.473-481
• /
• 2013

A fractional folding analog-to-digital converter (ADC) with a novel arithmetic digital encoding technique is discussed. In order to reduce the asymmetry errors of the boundary conditions for the conventional folding ADC, a structure using an odd number of folding blocks and fractional folding rate is proposed. To implement the fractional technique, a new arithmetic digital encoding technique composed of a memory and an adder is described. Further, the coding errors generated by device mismatching and other external factors are minimized, since an iterating offset self-calibration technique is adopted with a digital error correction logic. A prototype 8-bit 1GS/s ADC has been fabricated using an 1.2V 0.13 um 1-poly 6-metal CMOS process. The effective chip area is $2.1mm^2$(ADC core : $1.4mm^2$, calibration engine : $0.7mm^2$), and the power consumption is 88 mW. The measured SNDR is 46.22 dB at the conversion rate of 1 GS/s. Both values of INL and DNL are within 1 LSB.

• 한국통신학회논문지
• /
• 제32권2C호
• /
• pp.181-188
• /
• 2007

본 논문에서는 동영상 압축 기술인 MPEG-4 Part 10 H.264/AVC의 main profile에서 사용되는 엔트로피 코더인 CABAC(Context-based Adaptive Binary Arithmetic Coder)을 이용하여 워터마크를 삽입하고 추출하는 방법을 제안한다. 제안한 알고리즘은 워터마크 삽입을 위한 블록과 계수는 CABAC의 주변 블록 및 주변 계수와의 관계에서 추출된 컨텍스트(context)를 기반으로 선정한다. 이렇게 선별된 계수는 그 절대값과 삽입할 워터마크에 따라 원 계수를 그대로 유지하거나 LSB(Least Significant Bit) 만을 치환하는 방법으로 워터마크를 삽입한다. 따라서 공격자가 워터마크 삽입위치를 판별하기 어렵고, DC계수에 인접 계수들에 워터마크를 삽입함으로써 그 강인성(Robustness)을 만족할 수 있다. 여러 종류 및 강도의 공격을 가한 후 워터마크를 추출했을 때 최대 에러율이 5% 정도로 높은 강인성을 보였다. 또한 제안한 알고리즘은 CABAC 엔트로피 코딩 과정에서 컨텍스트 추출과정 및 이진화과정 수행 중에 워터마크를 삽입하므로, 하드웨어 구현을 고려했을 시에 워터마크 삽입을 위한 위치선정 및 계수선정에 필요한 별도의 연산 과정이 매우 적은 것이 특징이다. 따라서 이 방법은 비디오를 획득한 후 곧바로 압축하여야 하는 응용분야에서 매우 유용하게 사용될 것이라 기대된다.