• 한국컴퓨터정보학회논문지
• /
• 제25권1호
• /
• pp.29-36
• /
• 2020

웨어-레벨링과 오류정정코드는 플래시 메모리의 신뢰성과 내구성을 위한 필수적인 기술이다. 플래시 메모리를 구성하는 요소들은 사용횟수에 따른 노화도가 서로 다를 수 있다. 따라서 기존의 쓰기/지우기 횟수를 바탕으로 하는 웨어-레벨링 기술은 요소들의 실제 노화도 차이를 반영하기에 충분하지 않다. 본 논문에서는 높은 오류정정율이 증명된 Low-Dencity Parity-Check (LDPC) 코드를 적용하고 복호 과정에서 나오는 정보를 이용하여 플래시 메모리의 실제 노화도를 측정하는 방법을 소개한다. 실험에서는 실제 플래시 메모리를 대상으로 측정한 오류율 데이터를 기반으로 LDPC 코드 복호 정보가 플래시 메모리 각 블록의 노화도를 나타낼 수 있음을 보인다. 또한, 웨어-레벨링 시뮬레이션을 통하여 제안하는 노화도 측정 방법 기반의 웨어-레벨링의 효과를 입증한다.

• 대한전자공학회논문지SD
• /
• 제43권9호
• /
• pp.31-37
• /
• 2006

Low Density Parity Check (LDPC) code는 최근 그 우수한 성능으로 인하여 4세대 무선 이동 통신용 채널 코딩으로 주목받고 있다. 또한 유럽 디지털 위성 방송 규격인 DVB-S2는 LDPC 코드를 채널 코딩방식으로 채택하였다. 본 논문에서는 인코더와 디코더 양쪽 모두 효율적으로 하드웨어 구현이 가능한 hybrid H-matrix 구조를 이용한 DVB-S2 LDPC 복호기 구조를 제안한다. Hybrid H-matrix는 semi-random 방식과 partly parallel 방식을 결합하여 부호기와 복호기를 동시에 효율적으로 구현할 수 있다. 제안된 복호기 구조에서는 다양한 코드율에 사용되는 Variable Node processor Unit (VNU)을 재사용하기 위한 새로운 VNU와 최적화된 블록 메모리 배치 방법을 이용하였다. 제안된 구조를 이용하여 코드율 1/2의 DVB-S2 LDPC 복호기를 설계하였고 그 결과를 기존의 복호기와 비교하였다.

• 한국산업정보학회논문지
• /
• 제22권3호
• /
• pp.19-26
• /
• 2017

본 논문에서는 차세대 무선통신 시스템기술에 적용 가능한 선형에러정정(Linear Error Correction Code)코드를 고성능 모바일 전송률 향상을 위하여 제한적인 시스템의 전제하에 성능 비교 및 전송에 따른 실제적 확인으로 구성하였다. 디지털 통신 및 방송기술의 물리계층에서 사용되고 있는 리드-솔로먼(Reed-Solomon) 코드와 선형에러코드(LDPC)코드에서 전송율이 중요한 이슈로 부각되고 있기 때문이다. 그러므로 본고에서는 디지털 통신과 방송에서의 모바일 방송 DVB(Digital Video Broadcasting) 시스템과 휴대이동방송에 적용된 리드-솔로먼코드와 선형에러코드의 성능을 시뮬레이션하여 고성능 모바일 전송률 성능 향상에 대하여 분석하였다. 이때 기존 리드-솔로먼코드를 대체한 선형에러코드의 전송효율 및 성능에 대한 기술적 부분을 효율관점에서 검증하였다.

• 한국전자통신학회논문지
• /
• 제9권10호
• /
• pp.1111-1116
• /
• 2014

본 논문에서는, LDPC 코드의 성능을 향상시키기 위해서, LDPC 코드의 에러 플로어(error floors)를 낮추어서 복호를 수행하는 효율 좋은 알고리듬을 제안한다. 이 방법은, 바람직하지 않은 구조 때문인데, Tanner 그래프의 트래핑 세트를 줄여서 복호를 하는 방법이다. 이 알고리듬은 트래핑 세트를 줄이는 방법으로 복호의 효율성을 얻는다. 모의시험을 통해서 이 알고리듬의 개선된 성능을 확인 할 수 있었다.

• 전자공학회논문지
• /
• 제54권5호
• /
• pp.3-7
• /
• 2017

홀로그래픽 데이터 저장장치 시스템은 데이터를 줄 단위로 처리하는 것이 아닌 홀로그래픽 매질에 페이지 단위로 처리하기 때문에 빠른 접근 시간, 고용량, 높은 전송 속도의 장점을 갖는다. 하지만 고밀도 저장장치일수록 물리적인 영향에 의해 발생되는 연집오류의 길이는 기존의 저장장치보다 더욱 크다. 본 논문에서는 두 개의 LDPC 부호를 이용한 곱부호 방식을 사용하여 연집오류의 해결 성능을 알아본다. 제안하는 곱부호는 유사한 코드율 일 때, 코드율이 낮은 하나의 LDPC를 사용하는 하는것 보다 코드율이 높은 두개의 LDPC 부호를 이용하는 것이 더 좋은 성능을 보였다. 또한 2차원 인접 심볼간 간섭 및 어긋남이 발생하여도 성능을 향상시킬 수 있다.

• 대한전자공학회논문지SP
• /
• 제44권1호
• /
• pp.76-84
• /
• 2007

본 논문에서는 워터마크 예측과 LDPC 코드를 이용하여 워터마크의 성능을 향상시키는 알고리듬을 제안한다. 워터마크 추출의 경우 삽입된 워터마크의 파워(power)가 원본 영상의 파워에 비해 아주 작기 때문에 워터마크의 추출 성능을 높이기 위해서는 워터마크의 예측이 필수적이다. 본 논문에서는 웨이블릿 영역에서 잡음 제거 필터를 사용하여 워터마크의 예측을 수행하였다. 이렇게 예측된 워터마크에 에러가 발생할 경우 LDPC 코드를 사용하여 수정하였다. 에러 수정 시 삽입된 워터마크의 통계적인 특성을 사용하여 기존의 LDPC 코드의 성능보다 우수한 실험 결과를 도출하였다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1149-1154
• /
• 2013

본 논문에서, 성능 좋은 LDPC(Low density parity check) 코드을 위한 태너(Tanner) 그래프를 생성하는 알고리듬을 제안한다. 이 알고리듬은 뎁스 컨스트렌트(depth constraints)를 유지하면서 태너 그래프의 새로운 가지를 생성한다. 이 알고리듬은 그래프의 스토핑 �V(stopping set)을 효과적으로 줄이고, 기존의 다른 알고리듬 보다도 낮은 계산복잡도를 갖는다. 모의시험을 통해서 이 알고리듬의 개선된 성능을 확인 할 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권9호
• /
• pp.710-714
• /
• 2009

광학 저장 매체는 용량이 과거에 비하여 크게 증가하여 현재 블루레이 디스크(Blu-ray Disc)의 경우 25GB 정도의 대용량을 제공하고 있어 백업용으로 널리 쓰이는 테이프를 대체하는 것이 가능해졌다. 그러나 데이터 기록면이 외부에 노출되어 있는 광학 저장 매체의 특성상 스크래치와 같은 표면의 손상으로 쉽게 데이터를 손실할 수 있으므로 데이터를 장기간 동안 안정적으로 보관하기 위해서는 신뢰도를 향상시킬 수 있는 기법이 필요하다. 이를 위해 저장할 데이터에 LDPC 코드를 적용하여 중복 데이터를 생성하고 중복 데이터들을 광학 저장 매체 상에 요구 신뢰도를 충족시켜줄 수 있는 간격을 갖도록 고루 분산 시켜 배치하는 방법을 이용해 신뢰도를 향상시켰다.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.20-25
• /
• 2006

본 논문에서는 Tree-LDPC 코드의 성능을 scaling 인자를 이용한 min-sum 알고리즘을 사용하여 나타내고, 그때의 water fall 영역에서의 접근 성능은 density evolution 기법을 사용하여 나타낸다. Density evolution 기법을 통하여 얻어진 최적의 scaling 인자를 사용하게 되면 min-sum 알고리즘을 사용하는 Tree-LDPC 코드는 sum-product 알고리즘을 사용했을 때와 비슷한 성능을 나타낼 정도로 상당한 성능 이득을 갖게 되는 반면 sum-product 알고리즘을 사용했을 때보다 복호 복잡도가 훨씬 줄어들게 된다. 작은 인터리버 크기를 갖는 Tree-LDPC 복호기를 FPGA(Field Programmable Gate Array)로 구현하였다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.72-79
• /
• 2014

본 논문은 PIPELINE-AWARE QC-IRA-LDPC (PA-QC-IRA-LDPC) 코드 생성 방법과 Rate-1/2 (2016,1008) PA-QC-IRA-LDPC 코드에 대한 효율적인 고속 복호기 구조를 제안한다. 제안한 방법은 비트 오류율 (BER) 성능 저하 없이 파이프라인 기법을 사용하여 임계경로를 나눌 수 있다. 또한 제안한 복호기 구조는 데이터 처리량, 하드웨어 효율 및 에너지 효율을 크게 향상시킬 수 있다. 제안한 복호기 구조는 90-nm CMOS 기술을 사용하여 합성 및 레이아웃이 수행되었으며, 이전에 보고된 복호기 구조들에 비해서 하드웨어 효율성이 53%이상 향상되었고, 훨씬 좋은 에너지 효율성을 보여준다.