• 한국정보과학회논문지:시스템및이론
• /
• 제33권8호
• /
• pp.514-523
• /
• 2006

본 논문에서는 상세배치를 개선할 수 있는 확장된 인터리빙 기법을 제안한다. 기존의 행 -기반 인터리빙 기법은 한 행 내에서만 셀의 위치를 이동할 수 있는 제약이 있으며, 모든 셀이 여백 없이 인접해 있다는 가정 하에 적용 가능하였다. 본 논문에서 제안한 확장된 인터리빙 기법은 그런 제약을 극복하여 셀이 다른 행간에도 이동할 수 있도록 하였고, 또한 셀들 사이에 여백이 있는 경우에도 인터리빙 기법을 적용할 수 있도록 하였다. 반도체 설계 회사에서 사용 중인 CAD 툴에 의해 수렴된 상세배치를 제안된 인터리빙 기법을 이용하여 추가로 개선시킨 결과 HP(half perimeter)가 평균 9.5% 가 개선되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권5호
• /
• pp.445-454
• /
• 2015

As the feature sizes and the operating charges continue to be scaled down, multi-bit soft errors are becoming more critical in SRAM designs of a few nanometers. In this paper, we propose an efficient error detection technique to reduce the size of parity bits by applying a 2D bit-interleaving technique to 3D bit-partitioned SRAM devices. Our proposed bit-interleaving technique uses only 1/K (where K is the number of dies) parity bits, compared with conventional bit-interleaving structures. Our simulation results show that 1/K parity bits are needed with only a 0.024-0.036% detection error increased over that of the existing bit-interleaving method. It is also possible for our technique to improve the burst error coverage, by adding more parity bits.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1515-1526
• /
• 2019

Ear-piercing high-frequency noise from electromagnetic vibrations in motors has become unacceptable in sensitive environments, due to the application of pulse width modulation (PWM) and in consideration of switching losses. This paper proposed a synchronous periodic frequency modulation (SPFM) method based on the interleaving technique for paralleled three-phase voltage source inverters (VSIs) to eliminate PWM vibration noise. The proposed SPFM technique is able to effectively remove unpleasant high-frequency vibration noise as well as acoustic noise more effectively than the conventional periodic carrier frequency modulation (PCFM) and interleaving technique. It completely eliminates the vibration noise near odd-order carrier frequencies and reduces the PWM vibration noise near even-order carrier frequencies depending on the switching frequency variation range. Furthermore, the SPFM method is simple to implement and does not employ additional circuits in the drive system. Finally, the effectiveness of the proposed method has been confirmed by detailed experimental results.

• Journal of Electrical Engineering and Technology
• /
• 제10권5호
• /
• pp.1983-1988
• /
• 2015

This paper proposes the enhanced application of superconducting magnetic energy storage (SMES) for the effective compensation of power fluctuations based on the interleaving technique. With increases in demand for renewable energy based photovoltaic (PV) generation system, the output power fluctuations from PV generation system due to sudden changes in environmental conditions can cause serious problems such as grid voltage and frequency variations. To solve this problem, the SMES system is applied with its superior characteristics with respect to high power density, fast response for charge and discharge operations, system efficiency, etc. In particular, the compensation capability is effectively improved by the proposed interleaving technique based on its parallel structure. The dynamic performance of the system designed using the proposed method is evaluated with several case studies through time-domain simulations.

• 제어로봇시스템학회논문지
• /
• 제20권4호
• /
• pp.443-448
• /
• 2014

Soft errors in memory devices that caused by radiation are the main threat from a reliability point of view. This threat can be commonly overcome with the combination of SEC (Single-Error Correction) codes and scrubbing technique. The interleaving architecture can give memory devices the ability of tolerating these soft errors, especially against multiple-bit soft errors. And the interleaving distance plays a key role in building the tolerance against multiple-bit soft errors. This paper proposes a reliability model of an interleaved memory device which suffers from multiple-bit soft errors and are protected by a combination of SEC code and scrubbing. The proposed model shows how the interleaving distance works to improve the reliability and can be used to make a decision in determining optimal scrubbing technique to meet the demands in reliability.

• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3290-3299
• /
• 2000

멀티미디어 데이터의 저작권 보호를 위해 데이터의 조작에 강인한 특성을 가져야 하는 디지털 워터마크는 잡음 환경에서 최대한 오류를 줄이면서 데이터를 전달하고자 하는 채널 코딩 기법과 유사한 개념을 가진다. 본 논문에서는 정지영상을 대상으로 이러한 채널 코딩 알고리즘을 이용하여 각종 데이터의 조작에 강인한 디지털 워터마킹 기법을 제안한다. 저작권 정보는 길쌈 부호(convolutional code)를 사용하여 부호화되며, 데이터의 연속적인 손실을 방지하기 위하여 블록 인터리빙(block interleaving) 기법이 적용된다. 부호화된 저작권 정보는 데이터의 조작에 강인한 특성을 갖는 대역 확산 기법에 의해 영상 데이터에 은닉된다. 저작권 정보의 복원을 위해 워터마크된 영상과 은닉 과정에서 사용된 가상 랜덤 잡음 시퀀스(pseudo random noise sequence)와의 공분산(covariance)에 의해 워터마크 신호가 검출되며, 이 신호를 디인터리빙(de-interleaving)하고 복호화(decoding)하여 은닉된 저작권 정보를 복구한다. 실험 결과 일반적인 대역 확산 기법보다 채널 코딩과 블록 인터리빙을 활용한 기법이 동일한 PSNR에서 가우시안(Gaussian) 잡음 추가, 필터링 및 JPEG 압축 등의 공격에 대해 보다 정확하게 은닉된 저작권 정보를 검출할 수 있다는 것을 확인하였다.

• 한국음향학회지
• /
• 제38권2호
• /
• pp.207-213
• /
• 2019

본 논문은 수중 주파수 선택적 채널에서 블록 인터리빙 기법을 적용한 길쌈부호기법의 통신성능을 평가하였다. 블록 인터리빙은 디지털 데이터 열을 확산 분산하고 재배치하는 기법으로 주파수 선택적 채널에서 연집오류(burst error)의 집중을 분산시켜 성능을 향상하게 시키는 기법으로 블록 인터리빙 기법이 적용되고 있다. 수조 실험에서 블록 인터리빙이 적용된 길쌈부호의 성능을 평가한 결과 주파수 비 선택적 채널에서 블록 인터리빙을 적용한 길쌈부호의 성능의 차이가 없었다. 하지만 주파수 선택적 채널에서는 블록 인터리빙이 적용된 길쌈부호가 길쌈부호보다 2 dB 이득이 발생하였으며, 이로 인해 수중 음향 통신 성능향상에 기여함을 확인하였다.

• 융합정보논문지
• /
• 제7권6호
• /
• pp.167-172
• /
• 2017

본 논문에서는 LED 기반의 가시광 통신 시스템에서 효율적인 데이터 전송을 하기 위해 가변적인 RGB 인터리빙 기법을 제안하였다. 빛을 데이터 전송의 자원으로 활용하는 가시광 통신 시스템은 빛의 성질과 빛의 3원색의 영향을 받게 된다. 그러나 빛의 반사, 회절 그리고 중첩과 같은 빛의 성질은 전송하고자 하는 데이터의 간섭을 발생시켜 데이터의 Burst error를 발생시키게 된다. 이러한 문제점은 가시광 통신 시스템의 BER 성능을 열하 시킨다. 이러한 문제점을 해결하기 위해서, 본 논문은 가변적인 RGB 인터리빙 기법을 활용하고자 한다. 가변적인 RGB 인터리빙을 통하여, 데이터의 Burst error를 줄일 수 있으며, 가시광 통신 시스템의 채널 간 간섭을 줄일 수 있다. 또한, 데이터의 중요도나 사용자의 요구사항에 따라 달라지는 QoS를 만족하기 위해 제안 시스템을 적용하면 사용자가 요구하는 QoS를 제공할 수 있으며 효율적인 데이터 전송을 할 수 있게 한다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.36-46
• /
• 2017

오류 정정부호의 일종인 터보 코드는 우수한 BER 성능을 얻기 위하여 동일한 복호 과정을 반복 수행해야 하므로 긴 복호시간을 필요로 한다. 따라서 복호시간을 줄이기 위하여 병렬처리를 이용할 수 있는데, 이 경우, 추가 버퍼를 필요로 하는 메모리 경합이 있을 수 있다. QPP 인터리버는 이러한 메모리 경합을 피하기 위하여 제안되었으나, double flow 복호 기법과 함께 사용하여 복호기를 구성할 경우 여전히 메모리 경합이 발생할 가능성이 있다. 본 논문에서는 double-flow 기법을 이용한 복호에서 메모리 충돌을 피할 수 있는 even-odd cross mapping 기법을 제안한다. 이 방법은 QPP 인터리버의 주소 생성 특성을 사용하며, 복호 모듈과 LLR 메모리 블록 간의 인터리빙 회로 구현에 사용될 수 있다. Double flow 기법과 제안한 방법을 적용하여 복호기를 구현하고, 이를 기존의 MDF 기법에 의한 구현과 비교하였을 때, 전체 면적은 약 8% 증가하지만, 복호시간을 최대 약 32% 줄일 수 있다.

• 전력전자학회논문지
• /
• 제26권2호
• /
• pp.96-105
• /
• 2021

Large-scale power converters consist of series or parallel module combinations. In these modular converter systems, the interleaving technique can be applied to improve capacitor reliability by reducing the ripple of the I/O current in which each module operates as a phase difference. However, when applying the interleaving technique for conventional three-level boost converters, the short-circuit period of the converter can be an obstacle. Such problem is caused by the absence of a low-level inductor of the conventional three-level boost converter. To solve this problem, a three-level boost converter with a low-level inductor is proposed and analyzed to enable interleaved operation. In the proposed circuit, the current ripple of the output capacitor depends on the neutral point connections between the modules. In this study, the ripple current is analyzed by the neutral point connections of the three-level boost converter that has a low-level inductor, and the effectiveness of the proposed circuit is proven by simulation and experiment.