• 제목/요약/키워드: Interleave

검색결과 39건 처리시간 0.028초

SE-CAC: A Novel Call Admission Control Scheme for Multi-service IDMA Systems

  • Ge, Xin;Liu, Gongliang;Mao, Xingpeng;Zhang, Naitong
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제5권5호
    • /
    • pp.1049-1068
    • /
    • 2011
  • In this paper a simple and effective call admission control (CAC) scheme is proposed for the emerging interleave-division multiple-access (IDMA) systems, supporting a variety of traffic types and offering different quality of service (QoS) requirements and priority levels. The proposed scheme is signal-to-interference-plus-noise ratio (SINR) evolution based CAC (SE-CAC). The key idea behind the scheme is to take advantage of the SINR evolution technique in the process of making admission decisions, which is developed from the effective chip-by-chip (CBC) multi-user detection (MUD) process in IDMA systems. By virtue of this semi-analytical technique, the MUD efficiency can be estimated accurately. Additionally, the computational complexity can be considerably reduced. These features make the scheme highly suitable for IDMA systems, which can combat intra-cell interference efficiently with simple CBC MUD. Analysis and simulation results show that compared to the traditional CAC scheme considering MUD efficiency as a constant, the proposed SE-CAC scheme can guarantee high power efficiency and throughput for multimedia traffic even in heavy load conditions, illustrating the high efficiency of CBC MUD. Furthermore, based on the SINR evolution, the SE-CAC can make accurate estimation of available resource considering the effect of MUD, leading to low outage probability as well as low blocking and dropping probability.

비선형 편집기반의 입체영상 제작 흐름에 관한 연구 (Stereoscopic Contents Production Workflow Based on Nonlinear Editing)

  • 김철현;백준기
    • 방송공학회논문지
    • /
    • 제15권3호
    • /
    • pp.391-406
    • /
    • 2010
  • 디지털 마스터 배급 기반의 디지털시네마는 입체영화를 중심으로 발전하고 있다. 2004년에 발표된 Digital Cinema Initiatives (DCI)규격 1.0은 이미 입체영화 상영을 고려한 표준으로 발표되었다. 현재는 Society of Motion Picture and Television Engineers(SMPTE)에서 가정에서 상영되는 입체 콘텐츠 규격을 정의하기 위한 특별위원회가 구성되었다. 현재 헐리우드 중심의 상업용 입체 디지털시네마는 대부분 컴퓨터그래픽 기반의 애니메이션이 주류를 형성하고 있다. 그러나 영화적인 특성을 고려할 때 실사 영상을 획득, 편집후 상영하는 입체 디지털시네마 제작이 반드시 필요하다. 본 논문은 먼저 입체영상 제작흐름 중 NLE (non linear editing) 시스템에서 입체검안이 가능함을 증명한다. 그리고 입체 검안을 응용해 새로운 입체 디지털시네마 제작흐름을 제안하고자 한다. 실험결과 120Hz 기반의 3D Ready TV에서 콘텐츠 편집은 장애요소가 많았지만, Line Interleave방식의 모니터와 원평광 안경을 이용한 국산 입체모니터에서는 대부분 안정적인 편집이 가능하였다.

펄스 인식 및 지연 간격 검출을 통한 인터리브 방식의 디지털 시간 지연 모듈 개발 (Development of DDL(Digital Delay Line) Module Using Interleave Method Based on Pulse Recognition and Delay Gap Detection)

  • 한일탁
    • 한국전자파학회논문지
    • /
    • 제22권6호
    • /
    • pp.577-583
    • /
    • 2011
  • 레이더의 설계에 있어 레이더 성능 평가는 중요한 단계 중 하나이다. 그러나 조우 표적을 가지고 성능 시험을 수행하는 데는 시간 및 비용과 같은 제약점이 따르기 때문에 가상의 표적을 모의할 수 있는 장치가 개발되어 레이더 성능 평가에 사용된다. 가상의 표적 모의 장치는 광 지연 선로 및 DRFM(Digital RF Memory)을 이용하여 구현되어 왔으나, 모의 거리 및 사용 용도의 차이로 인한 시험 시나리오 구현 등에 있어 제약점을 가지고 있다. 이에 본 논문에서는 임의의 레이더 송신 신호에 대하여 정밀 거리 모의가 가능하며, 시험 시나리오 구현이 용이한 레이더 반사 신호 모의 장치 개발을 목표로 구현된 디지털 시간 지연 모듈에 대하여 기술하였다. 개발된 디지털 시간 지연 모듈은 펄스 인식 및 지연 간격 검출 방법을 적용하여 왜곡이 없는 시간 지연을 모의하다. 자체시험 결과를 통하여 성능 입증하였으며 그 결과에 대하여 기술한다.

저작권자의 음성 삽입을 위한 영상 워터마킹 방법 (An Image Watermarking Method for Embedding Copyrighter's Audio Signal)

  • 최재승;김정화;고성식
    • 한국음향학회지
    • /
    • 제24권4호
    • /
    • pp.202-209
    • /
    • 2005
  • 디지털 미디어와 통신 네트워크의 급속한 발전으로 지적소유권 보호 기술이 절실히 요구된다. 본 논문에서 영상컨텐츠에 소유자의 음성신호를 삽입할 수 있는 새로운 영상 워터마킹 방법을 제안한다. 제안한 방법은 삽입할 워터마크로 음성신호를 이용하기 때문에 청각적으로 소유권을 주장하는데 매우 유리하다 그리고 LBX (Linear Bit expansion)에 의해 인터리빙하여 음성 워터마크를 삽입하기 때문에 공격에 의해 변형되거나 특히 제거된 음성신호를 복구할 수 있는 이점을 가진다. 본 방법은 다음세가지 기본 절차를 포함한다. 첫째, 아날그 소유자음성 신호를 PCM에 의해 부호화하고 새로운 디지털 워터마크를 생성한다. 둘째, 제안한 LBX에 의해 음성 워터마크를 인터리빙한다. 마지막으로 영상 컨텐츠를 이산 Haar 웨이브렛변환 (DHWT) 하고 저주파 영역을 마킹공간으로 하여 인터리빙 된 음성워터마크를 삽입한다. 실험 결과 본 연구에서 제안한 소유자 음성신호의 워터마크 삽입방법은 기존 워터마크 정보보다 눈에 보이지 않게 많은 정보량을 삽입할 수 있고 표준영상압축방식인 JPEG 손실압축과 특히 영상의 일부가 제거되는 영상절단과 영상회전 공격에 대해 강인성을 강건히 할 수 있었다.

시스톨릭 어레이 구조를 갖는 효율적인 n-비트 Radix-4 모듈러 곱셈기 구조 (Efficient Architecture of an n-bit Radix-4 Modular Multiplier in Systolic Array Structure)

  • 박태근;조광원
    • 정보처리학회논문지A
    • /
    • 제10A권4호
    • /
    • pp.279-284
    • /
    • 2003
  • 본 논문에서는 Montgomery 알고리즘을 기반으로 시스톨릭 어레이 구조를 이용한 효율적인 Radix-4 모듈러 곱셈기 구조를 제안한다. 제안된 알고리즘을 이용하여 모듈러 곱셈을 위한 반복의 수가 감소되었으며, 따라서 n-비트의 모듈러 곱셈을 수행하기 위하여 (3/2)n+2 클럭이 소요된다. 그러나 하드웨어의 이용도를 감안할 때 두 개의 곱셈에 대한 중첩(interleaving) 연산이 가능하며, 가장 빠른 시기에 새로운 곱셈을 시작한다면 하나의 모듈러 곱셈을 수행하기 위하여 평균 n/2 클럭이 필요하다. 제안된 구조는 시스톨릭 어레이 구조의 잇점으로 규칙성과 확장성을 갖기 때문에 효율적인 VLSI 구조로 설계하기가 용이하다. 기존의 다른 구조들과 비교하여 볼 때 제안된 구조는 상대적으로 적은 하드웨어들을 사용하여 높은 수행 속도를 보여주었다.

움직임벡터의 거리와 방향성을 고려한 H.264 에러 은닉 방법 (Error Concealment Method considering Distance and Direction of Motion Vectors in H.264)

  • 손남례;이귀상
    • 한국통신학회논문지
    • /
    • 제34권1C호
    • /
    • pp.37-47
    • /
    • 2009
  • 본 논문은 무선망과 같이 패킷 손실이 많은 환경에 H.264 부호화 영상이 전송될 때 복호기 단말기에서 손실된 움직임 벡터를 효율적으로 에러은닉 방법에 대하여 2가지를 제안한다. 첫째, 손실된 블록(매크로블록)에 대하여 후보벡터집합(candidate vector set)을 선정하는 방법으로는 손실된 블록에 인접한 주변 블록의 움직임벡터들의 높은 상관성을 착안하여 후보벡터를 선정한다. 이때 제안한 알고리즘은 주변 블록의 움직임벡터들 간에 거리를 이용하여 클러스터한다. 클리스터된 움직임 벡터 집합(클러스터 집합)에서 최적의 후보벡터 선택방법은 중앙값을 선택한다. 둘째, 손실된 블록의 최종의 후보벡터를 선정하는 방법으로는 후보벡터집합에서 주변에 인접한 픽셀간의 방향성을 고려하여 왜곡 값이 최소인 벡터를 후보벡터로 결정한다. 패킷이 손실되는 환경에서 실험한 결과, 제안한 에러 은닉 방법은 기존 방법에 비하여 후보벡터 개수가 평균적으로 $23%{\sim}61%$까지 감소하였고, 디코딩 시간이 평균적으로 $3{\sim}4$(sec) 감소하였다. 또한 화질에 대한 객관적 평가 기준인 PSNR은 평균적으로 기존 방법들과 거의 비슷하였다.

인터리버를 이용한 eHDR-WPAN 시스템의 성능 분석 (Performance Analysis of eHDR-WPAN System Using Interleaver)

  • 정승희;이현재;오창헌
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2005년도 춘계종합학술대회
    • /
    • pp.788-791
    • /
    • 2005
  • 본 논문에서는 110Mbps의 전송속도를 가지는 eHDR-WPAN( enhanced High Data Rate-Wireless Personal Area Networks)시스템의 성능향상 방안으로 인터리버를 적용하였다. 실내무선채널에서 발생하는 페이딩 현상은 연집화 오류 성향을 증가시킨다. 그러므로 인터리빙 기법을 이용하여 오류의 연집화 성향을 산발화 시킴으로써 시스템의 오류성능을 개선 할 수 있다. 본 논문에서는 컨볼루셔널, 블록, 랜덤 인터리버를 적용하였으며, 심벌 간 거리를 9와 27로 설정하였다. 블록 인터리버의 경우, 10$^{-4}$에서 약 0.6dB 정도 E$_b$/N$_o$의 성능향상을 보였다. 그러므로 eHDR-WPAN 시스템에서는 심벌 간 거리가 9인 블록인터리버가 최적의 인터리버임을 확인하였다.

  • PDF

자원이 제약된 장치에서 효율적인 타원곡선 다중 상수배의 구현을 위한 유연한 접근 (A Flexible Approach for Efficient Elliptic Curve Multi-Scalar Multiplication on Resource-constrained Devices)

  • 서석충;김형찬;라마크리시나
    • 정보보호학회논문지
    • /
    • 제16권6호
    • /
    • pp.95-109
    • /
    • 2006
  • 타원곡선 암호시스템은 작은 키 길이로 인하여 스마트카드, 센서 모트와 같은 메모리, 계산 능력이 제약된 장치에서 사용하기에 적합하다. 본 논문에서는 이러한 장치에서 타원곡선 서명 알고리즘 검증 (uP+vQ, u, v: 상수, P, Q: 타원곡선 위의 점)의 주된 계산인 다중 상수배를 효율적으로 계산하기 위한 알고리즘을 제안한다. 제안 알고리즘은 부분 윈도우와 Interleave 방법에 기반을 둔 것으로서 어떠한 크기의 사전계산 테이블이라도 이용할 수 있을 뿐만 아니라, 해당 테이블에서 최적의 nonzero 밀도를 제공한다. 또한 상수 리코딩이 테이블 조회를 사용하지 않고 상수배 계산과 함께 진행되기 때문에 기존의 다른 알고리즘에 비하여 더욱 메모리를 절약할 수 있다. 실험을 통하여 163비트의 u, v와, 233 비트의 u, v에 대하여 uP+vQ를 수행하는 데 필요한 계산량을 사전계산 테이블의 크기에 따라 비교함으로써 최적의 테이블 크기는 각각 7, 15임을 알아낼 수 있었다.

10-비트 200MS/s CMOS 병렬 파이프라인 아날로그/디지털 변환기의 설계 (The Design of 10-bit 200MS/s CMOS Parallel Pipeline A/D Converter)

  • 정강민
    • 정보처리학회논문지A
    • /
    • 제11A권2호
    • /
    • pp.195-202
    • /
    • 2004
  • 본 연구에서 매우 정밀한 샘플링을 필요로 하는 고해상도 비디오 응용면을 위하여 병렬 파이프라인 아날로그 디지털 변환기(ADC)를 설계하였다. 본 ADC의 구조는 4 채널의 10-비트 파이프라인 ADC를 병력 time-interleave로 구성한 구조로서 이 구조에서 채널 당 샘플링 속도의 4배인 200MS/s의 샘플링 속도를 얻을 수 있었다. 변환기에서 핵심이 되는 구성요소는 Sample and Hold 증폭기(SHA), 비교기와 연산증폭기이며 먼저 SHA를 전단에 설치하여 시스템 타이밍 요구를 완화시키고 고속변환과 고속 입력신호의 처리론 가능하게 하였다. ADC 내부 단들의 1-비트 DAC, 비교기 및 2-이득 증폭기는 한 개의 switched 캐패시터 회로로 통합하여 고속동작은 물론 저 전력소비가 가능한 특성을 갖도록 하였다. 본 연구의 연산증폭기는 2단 차동구조에 부저항소자를 사용하여 높은 DC 이득을 갖도록 보강하였다. 본 설계에서 각 단에 D-플립플롭(D-FF)을 사용한 지연회로를 구성하여 변환시 각 비트신호를 정렬시켜 타이밍 오차를 최소화하였다. 된 변환기는 3.3V 공급전압에서 280㎽의 전력소비를 갖고 DNL과 INL은 각각 +0.7/-0.6LSB, +0.9/-0.3LSB이다.