• 한국통신학회논문지
• /
• 제24권8B호
• /
• pp.1401-1411
• /
• 1999

멀티미디어 서비스의 증가에 따라 멀티캐스팅(Multicasting)은 ATM 스위치 디자인에 있어 중요성을 더해가고 있다. 기존의 다단 연결 구조에서 멀티캐스트에 의한 트래픽 팽창의 문제를 해결하기 위해 본 논문에서는 고속의 버스와 공유 메모리 스위치를 이용한 멀티캐스트 스위치를 제안한다. 고속의 시분할 버스를 연결 매체로 사용하며 공유 메모리 스위치를 단위 모듈로 하는 구조를 채택하여 용이한 포트 확장성을 제공한다. 트래픽 중재 기법을 사용하여 내부 블러킹을 없애며, 시뮬레이션을 통해 데이터 처리율이나 셀지연 측면에서의 스위치 성능을 확인한다.

• 한국통신학회논문지
• /
• 제29권11B
• /
• pp.946-955
• /
• 2004

드브르젼 그래프(dBG: de Bruijn graph)는 병렬 계산을 위한 구조나 인터커넥션 네트워크 설계에 사용되고 있다. dBG 지향 라우팅 알고리즘은 고장포용(fault tolerance) 라우팅과 최단 경로 라우팅에 포함되어 연구되고 있지만, 아직까지 dBG에서 고장 노드를 포함하지 않는 최단 경로(FFSP) 프로토콜에 대한 연구는 없는 실정이다. 네트워크는 계속하여 그 크기가 커지기 때문에 현실적으로 네트워크 장애는 피할 수 없는 일이 생기게 된다. 더욱이, 그러한 네트워크 장애에 대비하여 보통의 라우팅 알고리즘은 긴 지체 시간과 낮은 처리량 그리고 높은 트래픽을 발생시키게 된다. 본 논문은 양방향 드브르젼 그래프(BdBG)에 기반을 두고 네트워크 장애가 존재하는 상태에서의 두 가지 라우팅 알고리즘에 대하여 제안한다. 첫 번째는 알고리즘은 네트워크에 연결된 상태로 네트워크의 결함 노드가 존재할 경우에도 항상 최단거리 경로로 도달하게 하는 알고리즘이다. 두 번째 알고리즘은 첫 번째 알고리즘에 비해 최단 거리 경로를 찾아내는 성능을 높인 알고리즘이다. 두 알고리즘의 성능 평가 항목으로 경로 길이 측정과 이산 집합(Discrete Set: DS)의 크기를 정의하여 다른 알고리즘과 성능 평가를 비교하였으며, 성능 평가 결과 제안한 알고리즘들은 dBG 기반을 둔 실제 네트워크를 위한 라우팅에 적합하다는 결론을 얻었다.

• 한국컴퓨터정보학회논문지
• /
• 제15권11호
• /
• pp.1-9
• /
• 2010

집적회로 공정기술이 급속도로 발달하면서 멀티코어 프로세서를 설계하는데 있어서 내부 연결망 (interconnection)은 성능 향상을 방해하는 주요 원인이 되고 있다. 멀티코어 프로세서의 내부 연결망에서 발생하는 병목 (bottleneck) 현상을 해결하기 위한 방안으로 최근에는 2D 평면 구조에서 3D 적층 구조로 설계 방식을 변경하는 기법이 주목을 받고 있다. 3D 구조는 칩 내부의 와이어 길이를 크게 감소시킴으로써 성능 향상과 전력 소모 감소의 큰 이점을 가져오지만, 전력 밀도 증가로 인한 온도 상승의 문제를 발생시킨다. 따라서 효율적인 3D 구조 멀티코어 프로세서를 설계하기 위해서는 내부의 온도 문제를 해결할 수 있는 설계 기법이 우선적으로 고려되어야 한다. 본 논문에서는 실험을 통해 다양한 측면에서 3D 구조 멀티코어 프로세서 내부의 온도 분포를 분석하고자 한다. 3D 구조 멀티코어 프로세서에서 수행되는 프로그램의 특성, 냉각 효과, 동적 주파수 조절 기법 적용에 따른 각 코어의 온도 분포를 상세하게 분석함으로써 저온도 3D 구조 멀티코어 프로세서 설계를 위한 가이드라인을 제시하고자 한다. 실험 결과, 3D 구조 멀티코어 프로세서의 온도를 효과적으로 관리하기 위해서는 더 높은 냉각 효과를 갖는 코어를 상대적으로 더 높은 동작 주파수로 작동 시켜야 하고 온도에 영향을 많이 주는 작업 또한 더 높은 냉각 효과를 갖는 코어에 할당해야 함을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.45-52
• /
• 2005

시스톨릭 어레이는 동일한 기능을 가지는 계산처리들을 동일한 형태로 연결하여, 다수의 자료에 반복적인 계산을 하도록 만들어진 병렬처리기로써 개념적으로 산술 파이프라인과 밀접한 관계를 갖는다. 시스톨릭 어레이 셀 내의 연산에 대한 고성능처리는 시스톨릭 어레이의 중요한 특징이다. 본 논문에서는 시스톨릭 어레이 셀 내의 동시성 처리를 높이기 위해 셀 내의 연산 중에서는 큰 지연 시간을 가지는 셀 내의 연산자를 다시 규칙성을 가지는 시스톨릭 어레이로 구성하는 비트 수준 슈퍼 시스톨릭 어레이 구조를 제안하고, 그 예로 비트 수준 슈퍼 시스톨릭 FIR 필터에 대하여 기술한다. 먼저 정규순환방정식으로 표현된 알고리즘으로부터 워드 수준 시스톨릭 어레이를 유도한 후 유도된 워드 수준 시스톨릭 어레이를 슈퍼 시스톨릭 어레이로 변환한다. 위의 과정으로 유도된 비트 수준 슈퍼 시스톨릭 어레이를 RT 수준에서 VHDL로 모델링 하여 동작을 검증하였으며, Hynix에서 제공되는 $0.35{\mu}m$셀 라이브러리를 사용하여 합성하였다. 본 논문에서 제안하는 비트 수준 슈퍼 시스톨릭 어레이는 워드 수준 시스톨릭 어레이 디자인에 비해 면적은 물론 성능측면에서 이점을 가진다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.24-31
• /
• 2007

현재까지 다수의 버스 프로토콜과 구조가 발표되었지만, 대부분 공유 버스 구조를 가져 시스템 성능 저하의 원인이 되었다. 기존의 공유버스가 갖는 문제점들을 해결하기 위해 고성능의 버스 프로토콜인 SNP (SoC Network Protocol)와 버스 구조인 SNA (SoC Network Architecture)가 제안되었는데, 이를 수정/개선한 버스 구조를 제안하고자 한다. 개선된 SNA는 다중 마스터의 다중 버스 요청에 대해 다중 라우팅을 지원함으로써 성능을 향상시켰으며, 내부 라우팅 로직의 최적화로 면적을 감소시켰다. 또한 성능감소 없이 AMBA AHB 프로토콜과 완벽히 호환 가능한 XSNP(Extended SNP)를 인터페이스 프로토콜로 사용한다. 현재 라우팅 로직을 최적화하여 개선된 SNA의 하드웨어 복잡도가 크게 증가하지 않았고, 기존 SNP를 사용하는 IP는 호환성 문제나 성능 감소 없이 개선된 SNA를 통해 통신할 수 있다. 더불어, SNA는 AMBA AHB와 인터커넥트 버스 매트릭스를 대체할 수 있으며, 다중 채널을 동시에 보장하고 다양한 토플로지를 지원가능 하도록 설계되어 사용하는 IP 수에 따라 설계자에 의해 다양한 토플로지를 선택할 수 있다. 한편, SNA는 적은 수의 인터페이스 와이어를 가지기 때문에 오프 칩 버스로도 사용될 수 있다. 제안된 버스 구조는 시뮬레이션과 어플리케이션 동작을 통해 검증이 완료되었다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.131-139
• /
• 2013

기존 전기적 상호 연결을 사용한 네트워크-온-칩(Network-on-Chip, NoC)의 전력 및 성능 한계를 보완하고자 광학적 상호연결을 이용하는 하이브리드 광학 네트워크-온-칩(HONoC)이 등장하였다. 하지만 HONoC에서는 광학적 소자 특성으로 인해 서킷 스위칭을 사용함으로써 경로 충돌이 빈번하게 발생하며 이로 인해 지연 시간 불균형의 문제가 심화되어 전체적인 시스템 성능에 악영향을 미치게 된다. 본 논문에서는 경로 충돌을 최소화 시켜 지연 시간을 최적화 할 수 있는 새로운 태스크 매핑 알고리즘을 제안하였다. HONoC 환경에서 태스크를 각 Processing Element (PE)에 할당하고 경로 충돌을 최소화하며, 부득이한 경로 충돌의 경우 워스트 케이스 (worst case) 지연 시간을 최소화 할 수 있도록 하였다. 모의실험 결과를 통해 무작위 매핑 방식, 대역폭 제한 매핑 방식과 비교하여, 제안된 알고리즘이 $4{\times}4$ 메시 토폴로지에서는 평균 43%, $8{\times}8$ 메시 토폴로지에서는 평균 61%의 지연 시간 단축 효과가 있음을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제19권12호
• /
• pp.2340-2352
• /
• 1994

현재 상용화중에 있는 지능망 서비스들은 그 기능이 주로 교환기내에서 수행되고, 구조자체도 조직적이지 못한 관계로 새로운 서비스의 창출이나 수정이 어려웠다. 이점을 극복하기 위하여 최근 들어 고도지능망(AIN : Advanced Intelligent Network) 구조에 관한 연구가 활발히 진행되고 있다. 본 논문에서는 이러한 현황에 발맞춰 고도지능망구조의 서비스교환기(SSP : Service Switching Point)에 대한 설계와 그에 대한 성능용량을 얻고자 한다. 즉 ITU-T 권고안을 토대로 교환기가 고도지능망서비스를 처리하기 위하여 필요한 기능들을 규정하고, 이에 따른 고도지능망 구조의 SSP를 국내의 TDX-10교환기를 토대로 설계하여, 이를 시뮬레이션 방법을 통하여 성능을 해석한다. 본 연구의 결론으로서 시스템이 기본모델을 수행할 경우, 최대 메시지 처리용량은 착신과금서비스처리시 127만 BHCA, 신용통화서비스 처리시 119만 BHCA인 것으로 판명되었고 병목요소는 INS(Inter-connection Network Subsystem) 내의 프로세서임이 밝혀졌다. 또한 시뮬레이션과 해석적 모형에 의한 방법을 통해 시스템의 성능향상을 위한 여러 방안, 즉 프로세서 처리속도의 향상 링크 속도의 향상 그리고 D-bus의 서비스정책 변경 등을 제시하였다.

• Journal of the Korean Institute of Landscape Architecture International Edition
• /
• 제1호
• /
• pp.176-182
• /
• 2001

The case for study in this paper is the Main Plan and Management for the Fukutoshin; the restructure of Nishi Shinjuku, This plan was first outlines in 1960, and includes a vast area of 96 ha for redevelopment. It aims to create a totally new center in the city. This was the first case in Japan, and in the world of a plan of these magnitudes. involving urban landscape restructuring from three points: Landscape (open spaces for public use: the Shinjuku Central Park and the surrounding area of the buildings), transport and commercial building developments. The Landscape plan for the green areas was decided in a way to compensate the population of the area and the visitors. As a rule, high-rise building constructions are placed each one in single lots and are surrounded by open spaces and greenery. Pedestrain areas are widened and also connected by bridges in a way to allow free circulation, and interconnection between the constructions and the green areas. Another important factor is the role that Private Corporation, and public interest plays. Joining these two forces has allowed the concretization of this project. This interpolation between public and private roles was an innovation in Japan, and it also the key for the concretion of the project. The historical review of the process and management of this project help us to put into perspective the introduction of new concepts and ideas, which were not related at that time to traditional Japanese Landscaping. Furthermore we are better able to understand the substantial increase in the percentage of land dedicated to green areas in contrast to the typical standards of Japanese cities.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권1호
• /
• pp.82-92
• /
• 2000

본 논문에서는 CC-NUMA 시스템을 위한 진단 소프트웨어에 대한 구현 방법 및 결과를 소개하였다. CC-NUMA 구조는 두 대 이상의 SMP 시스템들에 캐쉬 일관성을 유지하기 위한 하드웨어를 장착하고, 이들을 고속 연결망으로 연결함으로써 시스템의 성능 및 확장성을 향상시켜 준다. 그러나, CC-NUMA 시스템은 운용체제 측면에서는 단일 시스템 이미지로서 보여지는 반면, 하드웨어 구조와 밀접한 진단 소프트웨어에서는 이를 별개의 시스템으로 고려해야 한다. 이와 같은 구조 때문에 기존의 상용 관리 소프트웨어로는 CC-NUMA 시스템에 대한 진단 및 관리를 하기 어렵다. 또한, TCO(Total Cost of Ownership) 절감 측면에서 최근 대두되고 있는 원격 진단 및 관리의 필요성이 증가하고 있다. 본 논문에서는 이러한 요구사항에 따라 CC-NUMA 구조에 적합한 진단 소프트웨어 모듈을 설계하였으며, 원격 진단 및 관리가 용이한 클라이언트-서버 구조의 진단 메커니즘을 제시하였다. 또한, 관리자가 어느 시스템에서도 서버에 접근할 수 있는 접근성을 향상시키기 위하여 자바 기반 사용자 인터페이스를 채택하였다.

• 한국통신학회논문지
• /
• 제21권1호
• /
• pp.131-143
• /
• 1996

In this paper, we propose the improved structure of fully interconnected ATM Switch to develop the small sized switch element and represent practical implementation of switch network. As the part II of the full study about structure and implementation of fully interconnected ATM Switch, this paper especially describes the implementation of an ATM switching element with 8 input port and 8 output port at 155 Mbits/sec each. The single board switching element is used as a basic switching block in a small sized ATm switch for ATM LAN Hub and customer access node. This switch has dedicated bus in 12 bit width(8 bit data + 4 bit control signal) at each input and output port, bit addressing and cell filtering scheme. In this paper, we propose a practical switch architecture with fully interconnected buses to implement a small-sized switch and to provide multicast function withoutany difficulty. The design of switching element has become feasible using advanced CMOS technology and Embedded Gate Array technology. And, we also represent Application Specific Integrated Circuit(ASIC) of Switch Output Multiplexing Unit(SOMU) and 12 layered Printed Circuit Board for interconnection network of switch.