• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1999년도 춘계학술대회 논문집
• /
• pp.227-231
• /
• 1999

디자인 패턴은 소프트웨어 -특히, 객체지향 소프트웨어- 의 개발시 재 사용성을 높기 위해서 사용되며, 이는 상속(Inheritance)과 같은 코드레벨 재사용 (code reuse) 보다 높은 레벨의 디자인 재사용 (design reuse)을 가능하게 한다. 디자인 패턴은 구체적인 문제에 대해 구체적인 해를 제공하는 cookbook과는 달리, 추상적인 문제에 대해 추상적인 해를 제시함으로써, 비슷한 부류의 문제에 적용할 수 있으므로 높은 재 사용성을 보장한다. 본 논문은 Retargetable한 특성을 갖는 Instruction set simulator의 개발에 디자인 패턴을 적용한 예를 보여줌으로써, 재 사용성 및 확장성을 높이는 방안을 소개한다.

• 정보교육학회논문지
• /
• 제5권2호
• /
• pp.268-278
• /
• 2001

본 연구는 웹기반 교수 시스템을 이용하는 학습자의 지식 수준을 지능적으로 진단하기 위하여 문항 반응을 이용한 진단 모듈의 설계와 구현에 관하여 다룬다. 문항 반응 이론은 기존의 학습자 검사 방법처럼 전체 문항에서 정답 문항의 총점에 근거를 두고 학습자를 진단하는 것이 아니라 문항 하나 하나에 근거를 두고 학습자의 지식 수준을 검사하는 것이다. 기존의 웹기반 교수 시스템의 경우 학습자의 지식 수준은 고려하지 않고 검사의 총점 결과만을 가지고 진단한 뒤 그 결과를 토대로 이분법적인 학습을 진행하는 오류를 범하고 있다. 이는 학습자의 올바른 진단이 될 수 없으며 학습자 모델을 구성하기가 어려워 진보한 지능형 교수 학습 시스템에 적용하기 어렵다. 따라서 본 연구에서는 기존에 연구된 문항 반응 이론을 수학 학습에 응용하여 학습자의 지식 수준을 진단하기 위한 학습자 진단 모듈의 설계 및 구현에 대한 방향을 제시하고자 한다.

• International Journal of Contents
• /
• 제15권4호
• /
• pp.50-58
• /
• 2019

Baotu Spring Park, a must-visit place in Jinan, China, has been rated as the country's highest-level scenic spot by the Chinese government. However, social media that highly reflects public opinions tends to express a lower evaluation of Baotu Spring Park. Thus, this paper employs service design thinking methods to identify the problems of Baotu Spring Park and provide solutions from the perspective of visitors. Based on desk research, tourist behavior tracking, contextual interviews, and a customer journey map, it was found that the service gap of Baotu Spring Park lacks a unified and effective instruction system. Also, the activities, parking, and high-quality tourist souvenirs are deficient, and there is no online information delivery platform. Finally, five suggestions are made,-respectively:,- redesign the sign system, enhance the participation of tourists, redesign the tourist souvenirs and display space, offer parking areas and shuttle buses, as well as set up a dedicated application.

• 한국멀티미디어학회논문지
• /
• 제14권3호
• /
• pp.462-470
• /
• 2011

재목적성(retargetability)은 아키텍처 정보를 정형화된 형식으로 기술하여 컴파일러, 시뮬레이터와 같은 소프트웨어 개발 도구(SDK)를 생성하는데 이용된다. 시뮬레이터는 임베디드 프로세서의 설계를 하드웨어로 구현하기 전에 아키텍처의 다양한 성능 확인과 개선을 위해 소프트웨어적으로 검증할 수 있는 중요한 하드웨어 및 소프트웨어 개발 도구이다. 이러한 시뮬레이터는 시스템의 기능 검증, 성능 측정, 전력 에너지 소비 측정 결과 등을 하드웨어 설계 과정에서 중요하게 활용한다. 이 논문에서는 에너지 소비 측정이 가능한 시뮬레이터를 ADL로부터 생성하기 위해 첫째 에너지 소비 측정 및 모니터링 요소를 ADL에 표현한다. 둘째, ADL 표현으로부터 에너지 측정 및 모니터링 시뮬레이션 라이브러리를 생성한 후 시뮬레이터인 RenenrgySim 을 구축한다. 마지막으로, MiPS R4000에 대한 ADL을 표현을 작성하여 에너지 소비 측정 결과를 제시한다. 이러한 연구는 모바일 임베디드 소프트웨어 개발 분야에서 소프트웨어적인 실험을 통해 효과적인 아키텍처 개발과 신속한 SDK 생성에 활용될 수 있다.

• 전자공학회논문지C
• /
• 제36C권4호
• /
• pp.31-43
• /
• 1999

본 논문의 주요 목표는 고성능 SVP(Stack-based Video Processor)를 설계하는 것이다. SVP는 과거에 제안된 스택 머신과 영상 프로세서의 최적의 측면만을 선택함으로써 더 좋은 구조를 갖도록 하는 포괄적인 구조이다. 본 구조는 객체 지향형 프로그램의 소규모의 많은 서브루틴을 가지고 있기 때문에 스택 버퍼를 갖는 준범용 S-RISC(Stack-based Reduced Instruction Set Comuter)를 이용하여 객체 지향형 영상 데이터를 처리한다. 그리고 MPEG-4의 반화소 단위 처리와 고급 모드 움직임 보상, 움직임 예측, SA-DCT(Shape Adaptive-Discrete Cosine Transform)가 가능하며, 절대값기, 반감기를 가지고 있어서 부호화하기로 확장할 수 있도록 하였다. SVP는 0.6㎛ 3-메탈 계층 CMOS 표준 셀 기준을 이용하여 설계되었으며, 110K 로직 게이트와 12Kbit SRAM 내부 버퍼로 이루어지고 50 MHz의 동작 속도를 가진다 . MPEG-4의 VLBL(Very Low Bitrate Video) 최대 전송율인 QCIF 15fps(frame per second)로 영상 재생 알고리즘을 수행한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.585-588
• /
• 2005

Presence Agent Server는 사용자의 Presence 정보를 PUBLISH를 통해 전달 받고, SUBSCRIBE에 의해 맺어진 Subscription으로 NOTIFY 메시지를 사용하여 전달해주는 역할을 한다. IMPP 단말은 PUA(Presence User Agent)의 기능을 기본으로 가지며, 경우에 따라서는 PA(Presence Agent)의 기능까지 포함하는 경우도 있으나, Presence Agent Server는 주로 단말이 PUA의 기능만을 가지고 있을때 유의미한 동작을 수행한다. Presence Agent Server는 오직 PA의 기능만을 담당하며, 타 Subscriber로부터의 subscription 요청을 처리한다. 그리고 확장된 개념의 presence Agent 서버는 Resource List Event Package까지 지원을 하며, Subscriber는 단 한번의 subscription으로 N개 이상의 Presence 정보를 가지게 할 수도 있다. 본 고에서는 Presence Agent Server의 기능을 구현하기 위하여 기능별로 구현 모듈을 분리시키고 각 모듈별 기능을 기술하는 것을 목적으로 한다. 그리고 각 모듈간 연동을 위한 APT를 단순화 하기 위하여 이벤트 매니저/핸들러로 분리를 시킨 방법과 정보 저장을 위한 데이터베이스 API Instruction Set을 나열 및 설명한다.

• 정보처리학회논문지A
• /
• 제10A권4호
• /
• pp.321-330
• /
• 2003

본 연구에서는 학습자들의 학습 과정을 모니터링하여 분석된 학습 특성에 따라 다르게 학습내용을 동적으로 구성하여 제공하는 에이젼트 기반의 적응적 교수 시스템을 구현하고 있다. 또한 학습자들의 능력을 평가하고 각 수준에 맞는 학습내용을 제공하기 위해 퍼지 개념을 이용하고 있다. 이를 위해, 코스웨어 설계시 학습목표의 중요도, 학습내용의 난이도, 학습목표와 학습내용과의 관련도에 따라 퍼지 수준 집합을 구성하고 이를 기반으로 학습자의 수준에 맞는 내용을 제공한다. 본 논문에서는 에이젼트를 이용하여 학습자들의 학습 상태를 지속적으로 모니터링하고, 평가 단계에서 학습자가 오답을 냈을 경우 적절한 힌트를 추론하여 제공하며, 분석된 학습 특성과 평가 결과에 따라 학습 내용을 동적으로 구성하여 줌으로서 적응적 교수 시스템을 효과적으로 구현하고 있다. 또한 퍼지 집합에 의한 수준별 학습 내용의 제공과 평가 결과는 학습과정에 나타나는 여러 가지 다양하고 불확실한 요소들을 고려하여 처리함으로써 보다 융통성 있는 교수 학습 방법을 제공할 수 있도록 한다.

• 한국콘텐츠학회논문지
• /
• 제10권3호
• /
• pp.64-71
• /
• 2010

최근에는 프로세서의 고성능화에 따라 명령어 캐시와 데이타 캐시를 분리하는 구조의 설계가 일반적이다. 본 논문에서는 혼합 지연모델을 갖는 비동기식 명령어 캐쉬구조를 제안하며, 데이타 패스에는 지연무관인 회로모델을 적용하고 메모리 에는 번들지연모델을 도입하였다. 요소기술로는 명령어 캐시는 CPU, 프로그램 메모리와 4-상 핸드쉐이크(hand-shake) 프로토콜로 데이터를 전달하고, 8-K바이트, 4상 연관의 맵핑 구조를 가지며 Pseudo-LRU 엔트리 교체알고리즘을 채택하였다. 성능분석을 위하여 제안된 명령어 캐시를 게이트레벨로 합성하고 32비트 임베디드 프로세서와 연동하는 플랫폼을 구축하였다. 구축한 플랫폼에서 MI벤치마크 프로그램을 테스트하여 99%의 캐시히트율과 레이턴시가 68% 감소하는 결과를 얻었다.

• 한국통신학회논문지
• /
• 제15권1호
• /
• pp.29-42
• /
• 1990

본 논문에서는 16-비트의 소형명령의 프로세서를 설계할 때 IDL로서의 APL를 사용하고 있다. 그것은 다른 HDL들이 갖지못하는 하드웨어의 구조를 표현하고 기술하는 것이 가능했다. 여기서는 프로세서를 설계할때 전체적인 시스템을 모듈별로 분리하여 설계하였기 때문에, 직접 코딩 방법을 선택하였다. 설계된 각 모듈들은 실험체제를 통하여 입력된 12-비트의 제어워드에 따라 실행되며, 그 실험체제는 기호화된 명령어들로 구성된다. 여기서, 2진코드를 사용하여 SIP의 명령코드를 세팅함으로써, 명령형식과 어셈블러 명령을 구성했고, 실험체제를 통하여 제시된 명령어 세트를 입력함으로써 SIP의 동작을 확인했다. 제시된 SIP에서는 입력하는 프로그램이 기호화된 언어이기 때문에 설계자나 사용자가 시스템의 동작을 쉽게 이해할 수 있을 것이다. 특히, SIP내에서 유니트함수를 임의로 정의할 수 있기 때문에 유니트함수의 사용에 제한을 받지않고 다양하고 쉽게 호출할 수 있을 것이다.

• 전자공학회논문지C
• /
• 제35C권2호
• /
• pp.29-35
• /
• 1998

This paper describes architectures and design of a SIMD type parallel image processing chip called SliM-II. The chiphas a linear array of 64 processing elements (PEs), operates at 30 MHz in the worst case simulation and gives at least 1.92 GIPS. In contrast to existing array processors, such as IMAP, MGAP-2, VIP, etc., each PE has a multiplier that is quite effective for convolution, template matching, etc. The instruction set can execute an ALU operation, data I/O, and inter-PE communication simulataneously in a single instruction cycle. In addition, during the ALU/multiplier operation, SliM-II provides parallel move between the register file and on-chip memory as in DSP chips, SliM-II can greatly reduce the inter-PE communication overhead, due to the idea a sliding, which is a technique of overlapping inter-PE communication with computation. Moreover, the bandwidth of data I/O and inter-PE communication increases due to bit-parallel data paths. We used the COMPASS$^{TM}$ 3.3 V 0.6.$\mu$m standrd cell library (v8r4.10). The total number of transistors is about 1.5 muillions, the core size is 13.2 * 13.0 mm$^{2}$ and the package type is 208 pin PQ2 (Power Quad 2). The performance evaluation shows that, compared to a existing array processors, a proposed architeture gives a significant improvement for algorithms requiring multiplications.s.