• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.825-831
• /
• 2016

In this paper, a transimpedance amplifier based on a new DC offset cancellation (DCOC) method is proposed for WCDMA/LTE applications. The proposed method applies a sample and hold mechanism to the conventional DCOC method with a DC feedback loop. It prevents the removal of information around the DC, so it avoids signal-to-noise ratio degradation. It also reduces area and power consumption. It was designed in a $0.13{\mu}m$ deep n-well CMOS technology and drew a maximum current of 1.58 mA from a 1.2 V supply voltage. It showed a transimpedance gain of $80dB{\Omega}$, an input-referred noise current lower than 0.9 pA/${\surd}$Hz, an out-of-band input-referred 3rd-order intercept point more than 9.5 dBm, and an output DC offset lower than 10 mV. Its area is $0.46mm{\times}0.48mm$.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.1578-1581
• /
• 2009

This work describes a power and area efficient switched-capacitor cyclic DAC for mobile display drivers. The proposed DAC can be simply implemented with one opamp two capacitors and several switches. Furthermore, the op-amp input referred offset is attenuated at the DAC output without additional offset cancellation circuitry. The operation of the cyclic DAC is verified through circuit level simulations.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.97-103
• /
• 2006

본 논문에서는 무선 수신기용 down-conversion mixer에서 발생하는 2차 비선형과 DC-offset 문제를 향상시키는 방법을 제시하였다. 제안 된 회로에서는 간단한 수식적인 분석으로부터 2차 혼변조 왜곡 성분과 DC-offset 성분은 duty cycle 조절을 통하여 제거 될 수 있음을 알 수 있었다. 제안 된 방법을 가지고 $0.13{\mu}m$ RF CMOS 공정을 사용하여 출력 저항에 5%의 오차를 어 모의실험을 수행하여 보았다. 실험 결과 출력 저항에 5%의 오차를 주었을 때, IIP2(second-order input intercept point)와 DC-offset은 각각 2.04dBm와 22mV의 값을 가졌으나, 여기에서 제안된 방법을 통하여 IIP2는 38.8dBm로, DC-offset은 $777{\mu}V$로 각각 향상됨을 확인 할 수 있었다.

• 전기의세계
• /
• 제18권5호
• /
• pp.12-19
• /
• 1969

The sensitivity of transistorized d.c. amplifiers is mainly limited by drift at operating point caused by ambient temperature changes. A chopper-type transistorized amplifier is necessary to obtain a high sensitivity without recourse to drift compensation which requires the adjustment of several balancing controls. A chopper-stabilized system consisting of an electro-mechanical chopper for input and output and a high-gain a.c. amplifier is designed and analyzed. The gain of the a.c. amplifier, expressed as the ratio of voltages, is larger than 80db in the band of 50C/S - 100KC/S. The complete system gives an open-loop gain of 68db at direct current. The offset voltage is 20.mu.V referred in input and the voltage drift at the input is less than 10.mu.V/hr at 25.deg.C. This type of amplifier would be useful for the high-gain transistorized d.c. amplifier for analog computers. Also, due to the high input impedance, it is suitable for amplification of signals from wide range of source impedances.

• 전자공학회논문지SC
• /
• 제47권3호
• /
• pp.13-18
• /
• 2010

본 논문은 디스플레이 데이터 구동부에 사용되는 디지털 아날로그 컨버터를 위해 스위치 커패시터형 cyclic 디지털 아날로그 컨버터를 제안하고 특성을 검토한다. 본 제안의 디지털 아날로그 컨버터는 구성이 간단하여 저전력, 소면적의 디스플레이 구동 IC설계에 적합하다. 회로레벨 시뮬레이션을 통해 OP앰프 입력의 오프셋전압에 대한 영향이 적고 커패시터간의 부정합이 0.5% 정도까지는 회로성능에 별 영향이 없음을 검증한다.

• 반도체공학회 논문지
• /
• 제2권4호
• /
• pp.1-7
• /
• 2024

본 논문은 고정밀 비교기의 설계 및 검증을 위한 방법론을 분석적 접근을 통해 제시한다. 비교기의 성능 요구사항을 충족하기 위해, 이론적 수식을 바탕으로 도출된 파라미터 값을 기반으로 트랜지스터의 초기 설계를 수행하고, 과도 (transient) 몬테 카를로 (Monte Carlo) 시뮬레이션을 통해 오프셋 등의 성능 지표를 분석적으로 검증한다. 이후 파라미터 간의 트레이드-오프 관계를 고려하여 트랜지스터 크기를 최적화함으로써 최종적으로 성능 요구사양을 만족하는 비교기를 설계할 수 있다. 해당 방법론에서는 과도 몬테 카를로 시뮬레이션을 통해 소자 크기와 임계 전압 부정합 및 입력 오프셋 전압 간의 상관관계를 분석적 결과로 확인하고, 비교기 성능의 신뢰도를 검증하여 설계의 타당성을 입증하였다. 본 연구는 비교기 설계 시의 분석적 설계기법을 제시하며, 성능 및 신뢰도를 평가하는 데 기여할 것으로 기대된다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.51-57
• /
• 2010

대형 TFT LCD 판넬의 감마보정전압을 구동하기 위한 레일-투-레일 고전압 CMOS 완충 증폭기를 제안하였다. 이 회로는 단일 전압하에서 동작하고 18V 전압원에서 0.5mA 의 전류소비특성을 나타내며 8비트/10비트 고해상도 TFT LCD 판넬의 감마보정 전압 구동을 위하여 설계하였다. 이 회로는 높은 slew rate, 0.5mA의 정적 전류특성을 나타내며 1k$\Omega$의 저항성/용량성 부하구동 능력을 가지고 있다. 또한 넓은 출력 공급범위를 지니며, 5mA의 출력 정전류를 내보낼 경우 50mV미만의 옵셋전압 특성을 가진다. 또한, 용량성 부하 구동시 입력기준 옵셋전압이 2.5mV 미만인 좋은 특성을 나타낸다. 본 논문에서는 넓은 스윙입력범위와 출력 동작 범위을 얻기 위해 전류미러형 n-채널 차동증폭기, p-채널 차동증폭기, AB-급 푸쉬-풀 출력단, 히스테리시스 비교기를 사용한 입력레벨 검출기 등을 사용하였다. 제안된 회로는 고전압 디스플레이 구동 IC에 사용하기 위해 0.18um 18V 고전압 CMOS 공정기술에 의해 제작되었다. 제안된 회로는 8~18V의 공급 전압 범위에서 동작한다.