• 전자공학회논문지B
• /
• 제28B권9호
• /
• pp.703-711
• /
• 1991

In this paper, an efficient storage reclamation algorithm for RISC parallel processing in the object orented programming environments is presented. The memory management for the dynamic memory allocation and the frequent memory access in object oriented programming is the main factor that decreases RISC parallel processing performance. The proposed algorithm can be efficiently allocated the memory space of RISCy computer which is required the frequent memory access, so it can be increased RISC parallel processing performance. The proposed algorithm is verified the efficiency by implementing C language on SUN SPARC(4.3 BSD UNIX).

• 전기전자학회논문지
• /
• 제4권2호
• /
• pp.212-224
• /
• 2000

본 논문에서는 영상 응용프로그램의 처리 속도를 향상하기 위한 병렬처리 시스템을 제안한다. 병렬처리 시스템은 Pipelined SIMD 구조를 갖고 있으며, 다수개의 처리기와 다중접근 기억장치로 구성된다. 다중접근 기억장치는 메모리 모듈들과 메모리 제어부로 구성되며, 메모리 제어부는 메모리 모듈 선택 모듈, 데이터 라우팅 모듈, 그리고 주소 계산 및 라우팅 모듈로 구성되어 있으며, 블록, 행, 그리고 열 내의 데이터를 동시에 접근할 수 있는 기능을 제공한다. 제안한 병렬처리 시스템을 검증하기 위해서 형태학적 필터를 적용하여 기능 검증 및 처리속도를 확인하였다.

• Journal of Information Processing Systems
• /
• 제14권2호
• /
• pp.499-509
• /
• 2018

Recently, hybrid transactional memory (HyTM) has gained much interest from researchers because it combines the advantages of hardware transactional memory (HTM) and software transactional memory (STM). To provide the concurrency control of transactions, the existing HyTM-based studies use a bloom filter. However, they fail to overcome the typical false positive errors of a bloom filter. Though the existing studies use a global lock, the efficiency of global lock-based memory allocation is significantly low in multi-core environment. In this paper, we propose an efficient hybrid transactional memory scheme using near-optimal retry computation and sophisticated memory management in order to efficiently process transactions in multi-core environment. First, we propose a near-optimal retry computation algorithm that provides an efficient HTM configuration using machine learning algorithms, according to the characteristic of a given workload. Second, we provide an efficient concurrency control for transactions in different environments by using a sophisticated bloom filter. Third, we propose a memory management scheme being optimized for the CPU cache line, in order to provide a fast transaction processing. Finally, it is shown from our performance evaluation that our HyTM scheme achieves up to 2.5 times better performance by using the Stanford transactional applications for multi-processing (STAMP) benchmarks than the state-of-the-art algorithms.

• 한국멀티미디어학회논문지
• /
• 제2권4호
• /
• pp.367-377
• /
• 1999

최근 들어 신속한 트랜잭션 처리를 요구하는 데이터베이스 응용이 확대되고 있다. 트랜잭션 처리 시스템에서 높은 성능을 달성하기 위한 한가지 방법으로 데이터베이스를 디스크가 아닌 주기억장치에 모두 상주시키는 것이다. 반도체 메모리의 집적도가 증가하고 가격이 하락함에 따라 모든 데이터베이스를 주기억장치에 상주시켜 트랜잭션 처리율을 높이기 위한 연구가 이루어지고 있다. 본 논문에서는 주기억장치 데이터베이스를 기반으로 한 고성능 트랜잭션 처리 시스템을 구현하기 위하여 새로운 병행수행 제어 기법과 회복 기법 그리고 저장 구조를 제안하며, 트랜잭션의 처리량과 응답속도로 평가되는 트랜잭션 처리 시스템 성능의 개선을 목적으로 한다.

• 반도체디스플레이기술학회지
• /
• 제22권3호
• /
• pp.78-83
• /
• 2023

This paper proposes a lightweight trace-driven Processing-In-Memory (PIM) simulator, TP-Sim. TP-Sim is a General Purpose PIM (GP-PIM) simulator that evaluates various PIM system performance-related metrics. Based on instruction and memory traces extracted from the Intel Pin tool, TP-Sim can replay trace files for multiple models of PIM architectures to compare its performance. To verify the availability of TP-Sim, we estimated three different system configurations on the STREAM benchmark. Compared to the traditional Host CPU-only systems with conventional memory hierarchy, simple GP-PIM architecture achieved better performance; even the Host CPU has the same number of in-order cores. For further study, we also extend TP-Sim as a part of a heterogeneous system simulator that contains CPU, GPGPU, and PIM as its primary and co-processors.

• 제어로봇시스템학회논문지
• /
• 제10권2호
• /
• pp.178-184
• /
• 2004

In this paper, we designed an image processing system for the high speed line-scan camera which adopts the new memory model we proposed. As a resolution and a data rate of the line-scan camera are becoming higher, the faster image processing systems are needed. But many conventional systems are not sufficient to process the image data from the line-scan camera during a very short time. We designed the memory controller which eliminates the time for transferring image data from the line-scan camera to the main memory with high-speed SRAM and has a dual-port configuration therefore the DSP can access the main memory even though the memory controller are writing the image data. The memory controller is implemented by VHDL and Xilinx SPARTAN-IIE FPGA.

• 생물정신의학
• /
• 제4권1호
• /
• pp.3-11
• /
• 1997

Disturbances in memory are the most common problem in patients with an organic mental syndrome. Other patients with significant psychiatric disorders also often have difficulty with memory. So it is very important in the clinical practice of psychiatry to understand the biological and neurocognitive mechanisms of memory proessing, and to develop the assessment tools with which memory function can be evaluated reliably and validly. Moreover, memory researches provide an important viewpoint from which we can understand the pathophysiological mechanisms of major neuropsychiatric illnesses. This article focuses on our understanding of memory functions in clinical and neurobiological aspects. The relevant material will be presented in four parts : 1) terminologies needed in defining major stages of various types of memory processing : 2) neurochemical and neuroanatomical basis of memory processing : 3) brief bed-side screening tests and more comprehensive neuropsychological tests for the evaluation of memory function : 4) the characteristics of memory dysfunction in several major psychiatric illnesses.

• 한국멀티미디어학회논문지
• /
• 제14권11호
• /
• pp.1401-1408
• /
• 2011

본 논문에서는 영상처리용 16개의 처리기를 위한 다중접근기억장치(Multi-Access Memory System) 및 병렬처리기의 칩을 설계하였다. 다중접근기억장치는 병렬접근 메모리 시스템의 한 종류로서 영상의 픽셀 데이터값에 8가지 타입으로 동시 접근이 가능하다. 또한 일정한 간격을 두고 픽셀 데이터값에 접근하는 것이 가능하다. 다중접근기억장치가 내장된 병렬처리기는 실제로 2003년에 구현되어진 적이 있다. 하지만 고해상도 영상을 실시간으로 처리하기에는 그 성능이 미치지 못하였다. 이에 본 논문에서는 이전의 시스템의 메모리 모듈(Memory Module)과 처리기(Processing Element)를 추가 확장하여 보다 개선된 병렬처리 시스템을 설계하였다. 이 시스템은 이전의 시스템보다는 3배, 시리얼 시스템보다는 6배 빠른 속도로 모폴로지컬 클로징(Morphological closing) 알고리즘의 수행이 가능하다.

• 인지과학
• /
• 제7권3호
• /
• pp.115-134
• /
• 1996

외현기억은 의도적 인출을 의미하고 암묵기억은 비의도적 인출을 의미하며 다양한 변인하에서 외현기억과 암묵기억이 상이한 인출형태가 보이는 것을 기억해리현상이라 한다.본 연구에서는 기억해리현상을 설명하는 처리이론중 이중처리이론의 기본 가정을 수용하여 실험을 실시하였다.처리깊이에 따른 학습을 실시하면,지각 처리과제의 경우는 단어표상의 활성화가 이루어지며 이는 접속가능성의 증가로 나타나고,의미처리과제의 경우는 목표단어표상 및 관련단어의 표상이 활성화되고 이는 인출가능성의 증가로 나타난다.학습단계에서는 의미처리과제와 지각처리과제를 반복해서 제시하여 접속가능성과 인출가능성의 증가를 조작하였고,검사단계에서는 인출 지시문 종류에 따른 암묵 기억검사와 외현기억검사를 실시하였다.실험결과는 다음과같다. 지각처리과제의 반복은 암묵기억검사와 파지수준에는 영향을 주지만 외현기억검사의 파지수준에는 효과를 미치지 못했고,의미처리 과제의 반복은 암묵기억검사와 외현기억검사 파지 수준 모두에 영향을 미쳤다.실험결과를 종합하여 보면,처리깊이에 다른 학습 단어 반복제시의 기억 해리효과는 이중처리이론의 설명틀이 적절하다고 결론지울수 있다.

• 반도체디스플레이기술학회지
• /
• 제22권3호
• /
• pp.142-148
• /
• 2023

In this paper, we identify performance issues in executing compute kernels from PolyBench, which includes compute kernels that are the core computational units of various data-intensive workloads, such as deep learning and data-intensive applications, on Processing-in-Memory (PIM) devices. Therefore, using our in-house simulator, we measured and compared the various performance metrics of workloads based on traditional out-of-order and in-order processors with Processing-in-Memory-based systems. As a result, the PIM-based system improves performance compared to other computing models due to the short-term data reuse characteristic of computational kernels from PolyBench. However, some kernels perform poorly in PIM-based systems without a multi-layer cache hierarchy due to some kernel's long-term data reuse characteristics. Hence, our evaluation and analysis results suggest that further research should consider dynamic and workload pattern adaptive approaches to overcome performance degradation from computational kernels with long-term data reuse characteristics and hidden data locality.