• 한국전자파학회논문지
• /
• 제26권7호
• /
• pp.620-626
• /
• 2015

본 논문에서는 2차 전역통과 필터를 이용하여 입력정합을 수행하고, LC 병렬공진 회로를 이용하여 트랜지스터의 출력 리액턴스를 최소화하는 기법을 적용함으로써 2~6 GHz에서 동작하는 광대역 GaN 전력증폭기 MMIC를 설계 및 제작하였다. 광대역 손실정합을 위해 사용된 2차 전역통과 필터는 트랜지스터의 채널 저항 효과를 보상하기 위해 비대칭적 구조를 사용하였다. Win Semiconductors사의 $0.25{\mu}m$ GaN HEMT 파운드리 공정으로 제작된 MMIC 칩은 크기가 $2.6mm{\times}1.3mm$이며, 주파수 대역 내에서 약 13 dB의 평탄한 이득 특성과 10 dB 이상의 우수한 입력정합 특성을 보였다. 포화출력 조건에서 측정된 출력전력은 2~6 GHz에서 38.6~39.8 dBm의 값을 보였고, 전력부가효율은 31.3~43.4 %을 나타내었다.

• 한국음향학회지
• /
• 제41권5호
• /
• pp.481-491
• /
• 2022

능동 소나 송신시스템은 전기신호를 증폭하여 출력해주는 송신기와 증폭된 전기신호를 음향신호로 변환해주는 수중 음향 트랜스듀서로 구성된다. 일반적으로 송신기 출력 특성은 부하 임피던스에 의존적이며 송신기 부하인 수중 음향 트랜스듀서는 구동 시 전기적 임피던스가 주파수에 따라 크게 변화하는 특성을 갖는다. 이러한 가변 임피던스 조건에서는 능동 소나 송신시스템의 출력이 불안정해질 수 있다. 이에 본 논문에서는 능동 소나 송신시스템에서 수중음향 트랜스듀서의 가변 임피던스 조건에서도 안정적인 송신 신호를 전송하기 위한 소나 송신기의 설계 및 제어 기법을 제안하였다. 수중 음향 트랜스듀서의 전기적 임피던스 특성은 실험적 방법으로 분석하였고, 소나 송신기는 단상 풀브릿지 인버터, LC 필터와 정합회로로 구성하였다. 실시간으로 부하 특성이 변하는 Linear Frequency Modulation(LFM) 신호를 송신하면서 송신기와 트랜스듀서를 보호하고 안정적으로 출력 전압 특성을 확보할 수 있는 소나 송신기의 설계 및 출력 제어 기법을 제안하였으며, 시뮬레이션과 실험을 통해 타당성을 검증하였다.

• 한국정보통신학회논문지
• /
• 제8권2호
• /
• pp.239-244
• /
• 2004

본 논문에서는 LS 밴드에서 동작하는 공액 위상변위기(phase conjugator)용 HEMT 혼합기를 설계 제작하였다. 역지향성 안테나(retrodirective antenna) 시스템의 공액위상변위기로 사용되는 혼합기의 특징은 RF 및 IF 신호의 주파수가 비슷하며, 모두 고주파 신호라는 점이다. 따라서 LO 신호의 주파수는 RF 주파수의 약 2배가 되며, 두 입력신호의 합성 및 임피던스 정합이 쉽지 않게 된다. 본 연구에서는 p-HEMT 소자를 사용하여, LO4.00 GHz, RF 2.01 GHz, IF 1.99 GHz에서 동작하는 게이트 혼합기를 제작하였다. 제작된 혼합기는 -7 dBm의 LO 신호를 인가하였을 때, 변환이득이 12.5 dB이며, 1-dB cmpression point는 -34 dBm으로 측정되었다. 본 연구에서 제작된 혼합기는 single-ended 구조로서, RF 및 IF 주파수가 비슷하므로 RF 누설신호가 관찰되었으며, 평형구조(balanced type)의 혼합기 및 공액 위상변위기의 설계에 직접 적용될 수 있다.

• 한국전자파학회논문지
• /
• 제22권12호
• /
• pp.1069-1077
• /
• 2011

본 논문에서는 선택적 산화 알루미늄(SAAO: Selectively Anodized Aluminum Oxide) 기판을 이용하여 2.5 GHz 8 W급 소형 GaN HEMT 전력 증폭기 모듈을 설계, 제작하였다. SAAO 기판 공정은 최근 Wavenics사에서 제안한 특허 기술로서, 알루미늄을 웨이퍼로 이용한다. 본 연구에 사용된 능동 소자는 최근 발표된 TriQuint사의 칩 형태 의 GaN HEMT이다. 최적의 임피던스는 수동 조정 소자가 내장된 지그를 사용하여 실험적으로 결정하였다. 결정된 임피던스를 이용하여, 입 출력 임피던스 정합 회로를 EM co-시뮬레이션을 이용하여 F급으로 설계를 수행하였으며, SAAO 기판에 구현하였다. 이때, 소형의 패키지(모듈)에 집적하기 위하여 인덕터와 커패시터는 각각 spiral inductor, single layer capacitor를 사용하였다. 소형으로($4.4{\times}4.4\;mm^2$) 패키지된 전력 증폭기 모듈의 경우, 출력은 8 W, 효율은 40 % 그리고 2차 및 3차 고조파에 대한 고조파 억제는 30 dBc 이상의 특성을 보였다.

• 한국진공학회지
• /
• 제15권6호
• /
• pp.587-593
• /
• 2006

외부전극 형광램프를 광원으로 하는 백라이트의 저항$(R_L)$과 전기용량(C), 그리고 인버터의 트랜스포머 인덕턴스(L)로 구성된 회로를 분석하였다. 램프의 저항과 전기용량은 램프에 흐르는 전류와 전압의 위상차 및 Q-V 그래프에서 결정된다. 32인치용 EEFL 램프 하나의 저항 값은 $66\;k\Omega$이고 전기용량은 21.61 pF이다. 20 개의 EEFL을 병렬 연결한 백라이트의 저항은 $3.3\;k\Omega$이고 전기용량은 402.1 pF이다. 램프 및 트랜스포머 회로에서 임피던스 매칭 주파수는 2 차 코일의 인덕턴스 $L_2$와 결합계수 k로 나타내며, $\omega_M=1/\sqrt{L_2C(1-k^2)}$ 이다. 램프 시스템의 전류와 전압은 임피던스 매칭 주파수에서 최대값을 갖는다. 이러한 해석 해의 결과는 실험 결과와 잘 일치한다.

• 한국정보통신학회논문지
• /
• 제23권2호
• /
• pp.165-172
• /
• 2019

두 개 이상의 동축선을 사용하여 한 쪽은 동축선을 직렬로 연결하고, 반대 쪽은 동축선을 병렬로 연결하면 광대역에서 동작하는 임피던스 변환회로가 된다. 동축선을 이용한 광대역 임피던스 변환회로는 동축선의 외곽 도체를 임피던스 변환에 이용하기 때문에 수식 또는 시뮬레이션 프로그램을 통한 예측이 매우 어렵다. 본 논문에서는 ${\lambda}/4$-마이크로스트립 선로 임피던스 변환회로의 선로 신호 감쇄에 대한 전달 특성(S21) 해석을 바탕으로 $25{\Omega}$ 동축선 두 개를 이용한 광대역 4:1($50{\Omega}:12.5{\Omega}$) 전송선로 임피던스 변환회로를 제작하여 동작 특성을 살펴보았다. 두 개의 동축선을 이용한 광대역 임피던스 변환기는 동축선의 길이를 90도(${\lambda}/4$)로 인식하는 주파수에서 신호 전달 특성(S21)이 급격히 감소하는 노치 특성이 발생하였다. 또한, 동축선 길이의 $0.06{\sim}0.2{\lambda}$에 해당하는 주파수 범위에서 신호 전달특성(S21) -0.2dB 이내의 값을 가졌다. 이러한 신호 전달특성(S21)은 출력 단에 연결된 마이크로스트립 선로의 길이 변화를 통해 약간의 동작 주파수 범위 변화와 원하는 주파수에서 최적의 신호 전달특성(S21)을 설정할 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제37권6호
• /
• pp.85-96
• /
• 2000

Fully Differential 연산 증폭기 회로는 SCF(Switched Capacitor Filter), D/A 컴버터, A/D 컨버터, 통신 회로 등의 VLSI 설계시 외부 부하 구동에 필수적이다. 기존의 CMOS 연산 증폭기 회로는 CMOS 기술에 따른 여러 가지 단점을 갖는데 우선 큰 부하 용량에 대한 구동 능력이 양호하지 못하고, 집적도의 증가에 따른 전원 전압의 감소로 인해 입출력 전압의 동작 특성이 저하되어 전체 회로의 동특성 법위가 감소된다. 이러한 단잠들을 개선하기 위하여 출력부의 출력 스윙을 늘릴 수 있는 차동 출력 구조를 사용한 회로가 Fully Differential 연산 증폭기 회로이며, 단일 출력 구조의 연산 증폭기 보다 스윙 폭이 향상된다. Fully Differential 연산 증폭기의 구성에서 전류 미러가 그 성능을 결정하며, 따라서 큰 출력 스윙과 안정된 회로 동작을 위해서는 출력 저항이 크고, 기준 전류와의 정합이 잘 되는 전류 미러의 설계가 중요하다. 본 논문에서는 큰 출력 저항과 기준 전류와의 정합 특성이 우수한 새로운 전류 미러를 제시하였다. 출력 스윙을 키우고 전력 소모를 줄이기 위해 새로운 전류 미러를 사용하여 2단 증폭 형태의 Fully Differential 연산 증폭기를 설계하였으며, 설계한 증폭기는 레이아웃으로 구현하여 시뮬레이션 프로그램(SPICE3f)을 통하여 성능을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.143-152
• /
• 2004

새로운 구성의 저전력 광대역 바이폴라 전류 콘베이어(CCII)를 제안하고 이것을 이용한 유니버셜 계측 증폭기(UIA)를 설계하였다. 설계된 CCII는 정확한 전류 및 전압 전달특성과 낮은 전류 입력단자의 임피던스를 위해 종래의 AB급 CCII의 회로에 적응성 전류 바이어스 회로를 사용하였다. 설계된 UIA는 제안한 2개의 CCII와 4개의 저항기만으로 구성되며, 입력 신호의 선택과 저항기의 사용에 따라, 3가지 종류의 계측 증폭기를 실현할 수가 있다. 시뮬레이션 결과, 제안한 CCⅡ는 2.0Ω의 전류 입력 임피던스를 갖고, 이 CCII를 전압 증폭기로 응용할 때 0에서 50㎑까지의 주파수 범위에서 최대 60㏈의 이득을 갖고 있다는 것을 확인하였다. 또한, -100㎃에서 100㎃까지의 전류 범위에서도 우수한 전류 폴로워 특성을 갖고 있다는 것을 확인하였다. 설계된 UIA는 저항기의 정합에 관계없이 3가지 계측 기능을 갖고 있다는 것을 확인하였다. 완전-차동 전압 계측 증폭기로 사용할 때 0에서 100㎑까지의 주파수 범위에서 40㏈의 전압 이득을 갖고 있다. 공급 전압 ±2.5V에서 CCII와 UIA의 전력 소비는 각각 0.75㎽와 1.5㎽이다.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1086-1098
• /
• 2005

UWB 통신용으로 소형 광대역 안테나의 두 가지 형태를 제안하고자 한다. 하나는 회로 기판 위에 쉽게 장착되고 동축 선로로 급전되는 소형 바이코니컬 형태이며, 다른 하나는 CPW로 급전되는 보우 타이 형태이다. 일반적으로 후자 형태는 전자보다 주파수 대역폭이 더 좁다. 그러나 CPW의 중심 도체 선로에 특성 임피던스가 더 높은 좁은 선로로 대치해줌으로써 일렬의 유도성 성분을 도입한다면 보우 타이 안테나도 바이코니컬 안테나처럼 비교될만한 대역폭을 확장할 수 있다. 이런 유도성 성분은 소형 보우 타이 안테나의 용량성 성분을 상쇄하는 중요한 역할을 하며, 광대역 임피턴스 매칭을 가능하게 만든다. 설계 검증을 위해 소형 평면 보우 타이 안테나를 제작 및 실험하였고, 반사 손실의 측정 결과는 계산 결과와 거의 일치하였으며, 방사 패턴도 측정하여 제시하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권1호
• /
• pp.100-108
• /
• 2014

Low noise amplifier (LNA) is an integral component of RF receiver and frequently required to operate at wide frequency bands for various wireless system applications. For wideband operation, important performance metrics such as voltage gain, return loss, noise figure and linearity have been carefully investigated and characterized for the proposed LNA. An inductive shunt feedback configuration is successfully employed in the input stage of the proposed LNA which incorporates cascaded networks with a peaking inductor in the buffer stage. Design equations for obtaining low and high impedance-matching frequencies are easily derived, leading to a relatively simple method for circuit implementation. Careful theoretical analysis explains that input impedance can be described in the form of second-order frequency response, where poles and zeros are characterized and utilized for realizing the wideband response. Linearity is significantly improved because the inductor located between the gate and the drain decreases the third-order harmonics at the output. Fabricated in $0.18{\mu}m$ CMOS process, the chip area of this wideband LNA is $0.202mm^2$, including pads. Measurement results illustrate that the input return loss shows less than -7 dB, voltage gain greater than 8 dB, and a little high noise figure around 6-8 dB over 1.5 - 13 GHz. In addition, good linearity (IIP3) of 2.5 dBm is achieved at 8 GHz and 14 mA of current is consumed from a 1.8 V supply.