• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제13권2호
• /
• pp.790-809
• /
• 2019

The design of an efficient scaler to enhance the edge data is one of the most important issues in video signal applications, because the perceptual quality of the processed image is sensitively affected by the degradation of edge data. Various conventional scaling schemes have been proposed to enhance the edge data. In this paper, we propose an efficient scaling algorithm for this purpose. The proposed method is based on the discrete cosine transform-based interpolation filter (DCT-IF) because it outperforms other scaling algorithms in various configurations. The proposed DCT-IF incorporates weighting parameters that are optimized for training data. Simulation results show that the quality of the resized image produced by the proposed DCT-IF is much higher than that of those produced by the conventional schemes, although the proposed DCT-IF is more complex than other conventional scaling algorithms.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2013년도 추계학술대회
• /
• pp.143-146
• /
• 2013

멀티미디어 시대에 있어 이미지 신호처리(Image Signal Processing, ISP) 기술의 중요성이 거듭 강조되고 있는 가운데, 디지털 신호의 해상도를 변경하기 위해 여러 가지 커널을 사용하여 영상을 scaling 하는 방법들이 제안되고 있다. 본 논문에서 는 cubic convolution scaler를 이용하여 영상을 확대 및 축소할 때 하드웨어 관점에서의 메모리 최적화를 주제로 다룬다. SoC 상에서는 라인 메모리 개념을 가지기 때문에 영상의 해상도를 변환할 때 많은 메모리를 사용하게 된다. 또한 scaling을 할 때 곱하기 연산이 들어가게 되면 그에 비례하여 복잡도와 그에 따른 비용이 증가하게 된다. 이에 메모리와 process단계를 최적화하는 방법을 제안한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.177-180
• /
• 2000

This paper proposes the optimized hardware architecture for a high performance image downscaler The proposed downscaler uses non-linear digital filters for horizontal and vertical scalings. In order to achieve the optimization, the filters are implemented with multiplexer-adder type scheme and all the filter coefficients are selected on the order of two's power. The performance of the scaler is also verified by comparing with a pixel drop downscaler. The proposed scaler is designed by using the VHDL and implemented by using the IDEC-C632 0.65$\mu\textrm{m}$ cell library.

• 한국콘텐츠학회논문지
• /
• 제4권4호
• /
• pp.179-187
• /
• 2004

본 논문에서는 AMBA기반의 LCD 컨트롤러를 설계하였다. 일반적으로 LCD를 사용한 디스플레이 시스템은 고속의 데이터 액세스를 위하여 독자적인 버스 구조를 채택하고 있다. 제안한 컨트롤러는 AMBA의 데이터 포맷을 준수하며, 내부에 이미지 보간을 위한 이미지 스케일러를 내장하고 있다. 이미지 보간에는 수평방향으로 FOI(First Order Interpolation) 보간 알고리즘을 이용하고 수직 방향으로 H-형 PMED(H-Shape Pseudomedian)필터를 이용하였다. 본 컨트롤러의 모든 회로는 VHDL을 이용하여 설계하고, Xilinx FPGA를 이용하여 테스트 보드를 만들어 구현하여 LCD 패널에 직접 데이터를 출력함으로써 검증하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
• /
• pp.265-268
• /
• 2000

In this paper, we propose an algorithm, an optimized architecture, and an implementation for an improved performance of image downscaler. The proposed downscaler uses two-dimensional digital filters for horizontal and vertical scalings, respectively. It also improves scaling precisions and decreases the loss of data, compared with the 1/32 scaler 〔1〕. In order to achieve the optimization, the digital filters are implemented by the multiplexer -adder type scheme 〔2〕. The scaler is designed by using the Verilog-HDL. It is synthesized into gates by using the Samsung 0.35 um STD90 TLM library.

• 한국산학기술학회논문지
• /
• 제10권11호
• /
• pp.3094-3097
• /
• 2009

임의의 입력 해상도와 출력 해상도의 비율로 주어지는 영상 축소 스케일러를 구현하려면 축소된 영상에 대한 화소의 좌표를 계산하기 위해서 범용 제산기의 사용이 요구된다. 이 범용 제산기는 매 화소마다 동작해야하기 때문에 처리속도를 높이기 위하여 LUT로 구현되나, LUT의 정밀도에 따라서 하드웨어의 규모가 비대해지는 문제가 야기된다. 본 논문에서는 제산기나 LUT 기반의 제산 연산을 수반하지 않는 영상 축소 알고리즘을 제안한다. 제안한 알고리즘은 비교기와 가산기만으로 구성되어 있으며, 임의의 유리수로 표현되는 축소 비율을 허용함에도 불구하고, 기존 방식에 비해서 1/10 이하로 하드웨어 규모를 줄이는 것이 가능하다.

• 한국산업정보학회논문지
• /
• 제19권3호
• /
• pp.49-56
• /
• 2014

툴 프리세터는 수치제어 공작기계용 공구의 테이퍼부를 기준으로 하여 날끝 치수를 사전에 정렬하기 위한 장치로서 여기에는 접촉과 비접촉, 두 가지 방식이 있다. 광학센서 기반 비접촉 방식은 측정의 유연성과 편리함의 이점을 가지고 있다. 본 논문에서는 선형 스케일러와 머신 비전을 도입한 산업용 툴 프리세터 장비 개발을 다룬다. 측정 전에 대상 공구를 기구부에 고정시키고 광학부를 정렬한다. 공구 영상을 취득한 후 제시된 영상처리 알고리즘은선형 스케일러로부터 광학부의 이동 거리를 조합하여 공구의 정밀한 치수를 계산해낸다. 실험 결과, 본 장비의 정밀도가 ${\pm}20um$ 범위내에 있음을 검증하였다.

• 한국멀티미디어학회논문지
• /
• 제10권7호
• /
• pp.838-845
• /
• 2007

본 논문에서는 디지털 영상을 확대하거나 축소하기 위한 수정된 3차 회선(Cubic Convolution) 스케일러를 제안하였다. 제안된 기법은 기존의 3차 회선 기법보다 적은 연산량을 가진다. 연산량을 감소시키기 위해 인접 화소의 차이값을 이용한 보간 기법을 선택하였고, 기존 3차 회선 기법의 3차 함수를 선형 함수로 변경하였다. 제안된 기법의 가중치를 계산하기 위해 덧셈기와 베럴 쉬프트(Barrel Shift)를 사용하였다. 제안된 기법은 기존의 기법과 연산량 그리고 화질에 대하여 비교하였다. 제안된 기법은 HDL로 설계 및 검증을 하였고, Xilinx Virtex FPGA을 사용하여 합성하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 추계학술대회
• /
• pp.149-152
• /
• 2011

Multi-Vision의 경우 전체 제품의 화질이 동일하게 설정이 되어야 하므로 설치 시에 각 제품의 화면 조정이 필요 하다. 이러한 이유로 제품 별 개별 제어가 필요 하다. 본문에서는 리모컨을 가지고 각각의 제품을 개별적으로 제어를 위한 방식을 제안하며 이를 위해서는 UI상에 Set ID 와 Picture ID구현이 필요 하고 리모컨 Code(IR 신호)의 In/Out의 연결을 위해 Cable을 통한 Daisy chain이 필요 하다. 각 제품들에 Set ID를 할당 한 후 변경하고자 하는 제품의 Picture ID를 Set ID와 동일하게 설정하면 ID가 동일한 제품에 한하여 Scaler에서 리모컨 Code(IR 신호)를 Decoding을 하도록 System을 구현하므로 제품 별 개별 제어가 가능 하게 된다.

• 한국정보통신학회논문지
• /
• 제22권5호
• /
• pp.734-739
• /
• 2018

생체 인식 방식 중 하나인 지문 인식과 홍채 인식 등은 태양광과 같은 외부 요소에 쉽게 영향을 받는다. 따라서 최근에는 생체 내부의 특징을 이용하는 방법으로 지정맥 인식을 이용하고 있다. 정확한 정맥 인식을 위해서는 정맥 영역과 배경 영역을 확실하게 분리하는 것이 중요하다. 하지만 입력 영상에 포함 된 불균일한 조명 성분의 영향으로 정맥 영역과 배경 영역을 분리하는 것이 어려웠기 때문에 입력 영상의 조명 성분을 정규화 시킨 후 정맥 영역과 배경 영역을 분리 할 수 있는 방법이 제안되었다. 본 논문에서는 기존의 조명 정규화 방법을 바탕으로 영상 스트레칭 과정이 포함 된 영상의 전처리 단계와 이진화, 레이블링 방법을 개선하여 기존의 정맥 인식 기법에 비해 더 나은 질적 개선을 이루고 처리 속도를 향상 시킬 수 있는 방법을 제안한다.