• 제목/요약/키워드: Image Comparator

검색결과 30건 처리시간 0.024초

Design of a 25 mW 16 frame/s 10-bit Low Power CMOS Image Sensor for Mobile Appliances

  • Kim, Dae-Yun;Song, Min-Kyu
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제11권2호
    • /
    • pp.104-110
    • /
    • 2011
  • A CMOS Image Sensor (CIS) mounted on mobile appliances requires low power consumption due to limitations of the battery life cycle. In order to reduce the power consumption of CIS, we propose novel power reduction techniques such as a data flip-flop circuit with leakage current elimination and a low power single slope analog-to-digital (A/D) converter with a sleep-mode comparator. Based on 0.13 ${\mu}m$ CMOS process, the chip satisfies QVGA resolution (320 ${\times}$ 240 pixels) that the cell pitch is 2.25 um and the structure is a 4-Tr active pixel sensor. From the experimental results, the performance of the CIS has a 10-b resolution, the operating speed of the CIS is 16 frame/s, and the power dissipation is 25 mW at a 3.3 V(analog)/1.8 V(digital) power supply. When we compare the proposed CIS with conventional ones, the power consumption was reduced by approximately 22% in the sleep mode, and 20% in the active mode.

8비트 저전력 고속 전류구동 폴딩.인터폴레이션 CMOS A/D 변환기 설계 (Design of an 8 bit CMOS low power and high-speed current-mode folding and interpolation A/D converter)

  • 김경민;윤황섭
    • 전자공학회논문지C
    • /
    • 제34C권6호
    • /
    • pp.58-70
    • /
    • 1997
  • In this paper, an 8bit CMOS low power, high-speed current-mode folding and interpolation A/D converter is designed with te LG semicon $0.8\mu\textrm{m}$ N-well single-poly/double-metal CMOS process to be integrated into a portable image signal processing system such as a digital camcoder. For good linearity and low power consumption, folding amplifiers and for high speed performance of the A/D converter, analog circuitries including folding block, current-mode interpolation circuit and current comparator are designed as a differential-mode. The fabricated 8 bit A/D converter occupies the active chip area of TEX>$2.2mm \times 1.6mm$ and shows DNL of $\pm0.2LSB$, INL of <$\pm0.5LSB$, conversion rate of 40M samples/s, and the measured maximum power dissipation of 33.6mW at single +5V supply voltage.

  • PDF

기준저항 보상회로를 이용한 비냉각형 볼로미터 검출회로의 설계에 관한 연구 (A Study on the Design of a ROIC for Uncooled Bolometer Thermal Image Sensor using Reference Resistor Compensation)

  • 유승우;곽상현;정은식;성만영
    • 한국전기전자재료학회논문지
    • /
    • 제22권2호
    • /
    • pp.119-122
    • /
    • 2009
  • As infrared light radiates, the CMOS Readout IC (ROIC) for the microbolometer typed infrared sensor detects voltage or current which is caused by the variation of resistance in the bolometer sensor. A serious problem we may have in designing the ROIC is the value of bolometer and reference resistors will be changed due to process variation. Since each pixel does not have the same value of resistance, fixed pattern noise problems happen during the sensor operations. In this paper, we propose a novel technique to compensate the fluctuation of reference resistance with taking account of process variation. By using a comparator and a cross coupled latch, we will make the value of reference resistor same as the bolometer's.

등가회로 모델에 의한 레이저다이오드의 누설전류 해석 (Analysis of Leakage Current of a Laser Diode by Equivalent Circuit Model)

  • 최영규;김기래
    • 한국정보통신학회논문지
    • /
    • 제11권2호
    • /
    • pp.330-336
    • /
    • 2007
  • 본 논문에서는 디지털 의료 영상 및 진단 분야 그리고 산업용으로도 활용 가능한 싱글 포톤 계수형 영상센서를 $0.18{\mu}m$ triple-well CMOS(Complementary Metal Oxide Semiconductor) 공정을 사용하여 설계하였다. 설계된 Readout 칩용 싱글 픽셀은 디지털 X-ray 이미지 센서모듈을 간단화 하기 위해 단일 전원전압을 사용하였으며, Preamplifier의 출력 전압인 signal voltage(${\Delta}Vs$)를 크게 하기 위해 Folded Cascode CMOS OP amp를 이용한 Preamplifier를 설계하였으며, 기존의 Readout 칩 외부에서 인가하던 threshold voltage를 Readout 칩 내부에서 생성해 줄 수 있도록 Externally Tunable Threshold Voltage Generator 회로를 새롭게 제안하였다. 그리고, Photo Diode에서 발생하는 Dark Current Noise를 제거하기 위한 Dark Current Compensation 회로를 제안하였으며, 고속 counting이 가능하고, layout 면적이 작은 15bit LFSR(Linear Feedback Shift Resister) Counter를 설계하였다.

비트평면 영상을 이용한 이진 CNN 연산 알고리즘 (Binary CNN Operation Algorithm using Bit-plane Image)

  • 최종호
    • 한국정보전자통신기술학회논문지
    • /
    • 제12권6호
    • /
    • pp.567-572
    • /
    • 2019
  • 본 논문에서는 이진영상과 이진커널을 사용하여 컨볼루션, 풀링, ReLU 연산을 수행하는 이진 CNN 연산 알고리즘을 제안한다. 256 그레이스케일 영상을 8개의 비트평면으로 분해하고, -1과 1로 구성되는 이진커널을 사용하는 방법이다. 이진영상과 이진커널의 컨볼루션 연산은 가산과 감산으로 수행한다. 논리적으로는 XNOR 연산과 비교기로 구성되는 이진연산 알고리즘이다. ReLU와 풀링 연산은 각각 XNOR와 OR 논리연산으로 수행한다. 본 논문에서 제안한 알고리즘의 유용성을 증명하기 위한 실험을 통해, CNN 연산을 이진 논리연산으로 변환하여 수행할 수 있음을 확인한다. 이진 CNN 알고리즘은 컴퓨팅 파워가 약한 시스템에서도 딥러닝을 구현할 수 있는 알고리즘으로 스마트 폰, 지능형 CCTV, IoT 시스템, 자율주행 자동차 등의 임베디드 시스템에서 다양하게 적용될 수 있는 시스템이다.

저전력 Single-Slope ADC를 사용한 CMOS 이미지 센서의 설계 (Design of a CMOS Image Sensor Based on a Low Power Single-Slope ADC)

  • 권혁빈;김대윤;송민규
    • 대한전자공학회논문지SD
    • /
    • 제48권2호
    • /
    • pp.20-27
    • /
    • 2011
  • 모바일 기기에 장착되는 CMOS 이미지 센서(CIS) 칩은 배터리 용량의 한계로 인해 저전력 소모를 요구한다. 본 논문에서는 전력소모를 줄일 수 있는 데이터 플립플롭 회로와 새로운 저전력 구조의 Single-Slope A/D Converter(SS-ADC)를 사용한 이미지 센서를 설계하여 모바일 기기에 사용되는 CIS 칩의 전력 소모를 감소시켰다. 제안하는 CIS는 $2.25um{\times}2.25um$ 면적을 갖는 4-Tr Active Pixel Sensor 구조를 사용하여 QVGA($320{\times}240$)급 해상도를 갖도록 설계되었으며 0.13um CMOS 공정에서 설계되었다. 실험 결과, CIS 칩 내부의 SS-ADC 는 10-b 해상도를 가지며, 동작속도는 16 frame/s 를 만족하였고, 전원 전압 3.3V(아날로그)/1.8V(Digital)에서 25mW의 전력 소모를 보였다. 측정결과로부터 제안된 CIS 칩은 기존 CIS 칩에 비해 대기시간동안 약 22%, 동작시간동안 약 20%의 전력이 감소되었다.

저잡음 CMOS 이미지 센서를 위한 10㎛ 컬럼 폭을 가지는 단일 비트 2차 델타 시그마 모듈레이터 (A Single-Bit 2nd-Order Delta-Sigma Modulator with 10-㎛ Column-Pitch for a Low Noise CMOS Image Sensor)

  • 권민우;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.8-16
    • /
    • 2020
  • 본 논문에서는 polymerase chain reaction (PCR) 응용에 적합한 저잡음 CMOS 이미지 센서에 사용되는 컬럼-패러럴 analog-to-digital converter (ADC) 어레이를 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 CMOS 이미지 센서에 입사된 빛의 신호에 해당하는 픽셀 출력 전압을 디지털 신호로 변환시키는 컬럼-패러럴 ADC 어레이를 위해 하나의 픽셀 폭과 동일한 10㎛ 컬럼 폭 내에 2개의 스위치드 커패시터 적분기와 단일 비트 비교기로 구현하였다. 또한, 모든 컬럼의 모듈레이터를 동시에 구동하기 위한 주변 회로인 비중첩 클록 발생기 및 바이어스 회로를 구성하였다. 제안된 델타-시그마 모듈레이터는 110nm CMOS 공정으로 구현하였으며 12kHz 대역폭에 대해 418의 oversampling ratio (OSR)로 88.1dB의 signal-to-noise-and-distortion ratio (SNDR), 88.6dB의 spurious-free dynamic range (SFDR) 및 14.3비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 970×10 ㎛2 및 248㎼이다.

기준저항 보상회로를 이용한 비냉각형 볼로미터 검출회로의 설계에 관한 연구 (A Study on the Design of a ROIC for Uncooled Bolometer Thermal Image Sensor Using Reference Resistor Compensation)

  • 유승우;곽상현;정은식;황상준;성만영
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
    • /
    • pp.148-149
    • /
    • 2008
  • As infrared light is radiated, the CMOS Readout IC (ROIC) for the microbolometer type infrared sensor detects voltage or current when the resistance value in the bolometer sensor varies. One of the serious problems in designing the ROIC is that resistances in the bolometer and reference resistor have process variation. This means that each pixel does not have the same resistance, causing serious fixed pattern noise problems in sensor operations. In this paper, Reference resistor compensation technique was proposed. This technique is to compensate the reference resistance considering the process variation, and it has the same reference resistance value as a bolometer cell resistance by using a comparator and a cross coupled latch.

  • PDF

고성능 실시간 얼굴 검출 엔진의 설계 및 구현 (Design and Implementation of Real-time High Performance Face Detection Engine)

  • 한동일;조현종;최종호;조재일
    • 대한전자공학회논문지SP
    • /
    • 제47권2호
    • /
    • pp.33-44
    • /
    • 2010
  • 본 논문에서는 로봇 시각 처리 활용을 위한 실시간 얼굴 검출 하드웨어 구조를 제안한다. 제안한 구조는 조명 변화에 강인하고 초당 60 프레임 이상의 속도로 처리된다. 조명 변화에 강인한 얼굴 특성 추출을 위해 MCT(Modified Census Transform) 변환을 이용하였다. 그리고 AdaBoost 알고리즘은 얼굴 특징 데이터의 학습 및 생성을 하며, 이 생성된 학습 데이터를 이용해 얼굴 검출을 하게 된다. 본 논문에서는 메모리 인터페이스부, 이미지 크기 조정부, MCT 생성부, 후보 얼굴 검출부, 신뢰도 비교부, 좌표 재조정부, 데이터 그룹화부, 검출 결과 표시부로 구성된 얼굴 검출 하드웨어 구조 및 Xilinx사의 Virtex5 LX330 FPGA를 이용한 하드웨어 구현 검증 결과에 대해 설명한다. 카메라로 부터 입력받은 이미지를 이용해 검증한 결과로 초당 최대 149프레임의 속도로 한 프레엠 당 최대 32개 얼굴을 검출함을 확인하였다.

전류예측기를 이용한 10비트 저전력 전류구동 CMOS A/D 변환기 설계 (Design of a 10 bit Low-power current-mode CMOS A/D converter with Current predictors)

  • 심성훈;권용복;윤광섭
    • 전자공학회논문지C
    • /
    • 제35C권10호
    • /
    • pp.22-29
    • /
    • 1998
  • 본 논문에서는 휴대용 영상신호처리 시스템에 집적화할 수 있는 전류예측기와 모듈형 기준전류원을 이용한 10비트 저전력 전류구동 CMOS A/D 변환기를 설계하였다. 전류예측기와 모듈형 기준 전류원을 사용함으로써 2단 플래시구조를 갖는 A/D 변환기에 비해 비교기와 기준전류원의 개수를 줄일 수 있게 되었고, 따라서 설계된 A/D변환기의 저전력 동작이 가능하였다. 설계된 10비트 저전력 전류구동 CMOS A/D 변환기는 0.6㎛ n-well single-poly triple metal CMOS 공정을 사용하여 제작되었다. +5V 단일 공급전압하에서 동작할 때 측정된 전력소모는 94.4mW이며, 아날로그 입력 전류범위는 16㎂에서 528㎂로 측정되었으며, INL과 DNL은 각각 ±1LSB, ±0.5LSB이하로 나타났다. 또한 10MSamples/s의 변환속도를 나타내었고, 제작된 10비트 전류구동 CMOS 4/D 변환기의 유효 칩면적은 1.8㎜ x 2.4㎜이다.

  • PDF