• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.102-105
• /
• 1998

차세대 이동통신 시스템을 위해 활발히 연구되고 있는 MC-CDMA 방식은 OFDM과 DS-CDMA의 장점을 결합하여 심벌간 간섭과 페이딩에 강하고 IFFT/FFT를 이용하여 효과적으로 변조/복조부를 구현할 수 있다는 장점을 갖는다. 하지만, 송신 신호가 다중 레벨 진폭 특성을 갖기 때문에 손신기에서 사용되는 고출력 증폭기의 포화 특성으로 인해 심각한 비선형 왜곡이 발생한다. 본 논문에서는 OFDM에서 이러한 비선형 왜곡의 보상을 위해 우리가 제안한 고정점 반복 기반의 사전왜곡기를 MC-CDMA 시스템에 적용하고, 이의 우수한 성능을 부가성 백색 가우시안 잡음 채널에서 64-FFT/IFFT을 이용하여 변조 및 복조를 수행하는 MC-CDMA 시스템에 대한 모의실험을 통해 확인하였다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 춘계학술논문집 2부
• /
• pp.583-585
• /
• 2011

이 논문에서는 비접촉 방식의 심박 및 호흡 검출이 가능한 FFT를 이용하는 새로운 검출 방식의 알고리즘을 제안한다. 기존 FFT 방식은 주파수 도메인에서 필터링을 수행한 후 IFFT 후 특징점 추출 알고리즘을 수행하여 심박 및 호흡을 추출한다. 이 논문에서는 제안된 FFT 방식을 사용하여 기존의 FFT 방식과 달리 FFT를 한 후 주파수 영역에서 바로 심박수 및 호흡수를 추출할 수 있음을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
• /
• pp.1623-1626
• /
• 2002

본 논문에서는 IEEE 802.11a 무선 랜 모뎀에 적용할 파이프 라인구조의 FFT 설계 및 구현에 대해서 제시한다. 구현된 FFT의 기본 구조는 radix-4 Single Delay Format 이나 제안된 나비 연산기에 의해서 복잡도는 radix-2방식과 동일하며 저전력을 고려해서 구현하였다. 구현된 FFT는 $0.35{\mu}m$ LG 라이브러리를 이용하여 합성되었고 64-포인트 FFT/IFFT를 $4{\mu}s$에 수행을 하며 16MHz로 동작을 한다.

• 대한전자공학회논문지TC
• /
• 제46권8호
• /
• pp.10-15
• /
• 2009

본 논문에서는 직접 대역 확산 (direct- sequence spreading spectrum) 시스템을 위한 주파수 영역 톤간섭 (tone interference) 제거 알고리듬을 제안한다. 기존에 제안된 주파수 영역 톤 간섭 제거 기법들에서는 FFT (Fast Fourier Transform)를 이용하여 수신 신호를 주파수 영역 신호로 전환한 다음 간섭 신호를 제거하고 그 결과로 얻어진 주파수 영역 신호를 IFFT (inverse FFT)를 이용하여 시간 영역 신호로 변환한 후 나머지 수신 과정을 수행한다. 본 논문에서 제안하는 간섭 신호 제거 기법은 주파수 영역으로 변환된 수신 신호에서 간섭 신호에 해당하는 주파수 영역 신호만을 추출하고 그 추출된 신호에 대한 시간 영역 선호를 생성하여 수신 신호에서 제거하는 방법을 사용한다. 따라서 기존의 주파수 영역 간섭 제거 기법들에서 요구되는 IFFT 수행에 필요한 하드웨어 복잡도 (hardware complexity)를 크게 줄일 수 있는 장점이 있다.

• 한국통신학회논문지
• /
• 제32권12C호
• /
• pp.1142-1148
• /
• 2007

본 논문에서는 OFDM (Orthogonal Frequency Division Multiplexing) 시스템에서 전송 신호의 PAPR(Peak-to-Average Power Ratio)을 효과적으로 감소시키기 위한 피크 신호 관찰 기반의 적응적 SLM (Adaptive Selective Mapping; ASLM) 기법을 제안한다. 제안 기법은 기존 SLM 방법에서의 복잡도 문제를 개선하기 위해, 매 OFDM 심벌마다 IFFT (Inverse Fast Fourier Transform) 결과에 대한 피크 신호 조정, 피크 조정된 신호의 FFT 결과와 원래 OFDM 심벌간의 부반송파별 전력차 비교를 통한 직교 부호 선택, 선택된 직교 부호만을 이용한 전형적인 SLM 과정의 3단계로 구성된다. 모의실험 결과, 제안된 ASLM 기법은 우수한 PAPR 감소 성능을 유지하면서도 기존 SLM 방법에 비해 훨씬 적은 IFFT 연산 및 PAPR 계산 횟수를 요구함을 확인하였다.

• ETRI Journal
• /
• 제29권1호
• /
• pp.79-88
• /
• 2007

This paper proposes a novel concept of adjusting the hardware size in a multi-carrier code division multiple access (MC-CDMA) receiver in real time as per the channel parameters such as delay spread, signal-to-noise ratio, transmission rate, and Doppler frequency. The fast Fourier transform (FFT) or inverse FFT (IFFT) size in orthogonal frequency division multiplexing (OFDM)/MC-CDMA transceivers varies from 1024 points to 16 points. Two low-power reconfigurable radix-4 256-point FFT processor architectures are proposed that can also be dynamically configured as 64-point and 16-point as per the channel parameters to prove the concept. By tailoring the clock of the higher FFT stages for longer FFTs and switching to shorter FFTs from longer FFTs, significant power saving is achieved. In addition, two 256 sub-carrier MC-CDMA receiver architectures are proposed which can also be configured for 64 sub-carriers in real time to prove the feasibility of the concept over the whole receiver.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2007년도 춘계학술대회 학술발표 논문집 제17권 제1호
• /
• pp.469-472
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다 OFDM 방식의 고속 무선 데이터 통신를 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. OFDM의 단점인 전력문제를 보안하기 위해서 Current-mode FFT LSI가 제안되었다. 본 논문에서는 Current-mode FFT LSI의 구현을 위한 저전력 IVC를 설계하였다. 설계된 IVC는 FFT Block의 출력이 $13.65{\mu}A$ 이상일 때에 3V 이상의 전압을 출력하고, FFT Block의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력한다. 그리고 IVC의 총 소모전력은 약 1.65mW이다. $0.35{\mu}A$ 공정에서의 저전력 IVC를 설계함으로서, $0.35{\mu}A$ 공정에서의 Current-mode FFT LSI의 설계가 가능해졌다. 저전력 OFDM 통신용 Current-mode FFT LSI는 무선통신의 발전에 기여할 것으로 전망한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.2119.1_2120.1
• /
• 2009

UWB(Ultra Wide Band)는 차세대 무선통신 기술로 무선 디지털펄스라고도 한다. GHz대의 주파수를 사용하면서도 초당 수천~수백만 회의 저출력 펄스로 이루어진 것이 큰 특징이다[1]. 기존 무선통신 기술의 양대 축인 IEEE 802.11과 블루투스 등에 비해 속도와 전력소모 등에서 월등히 앞서고 있으며, SoC(System on a Chip)의 저전력 구현에 대한 연구가 활발히 진행되고 있다. OFDM은 크게 FFT(Fast Fourier Transform) 블록, Interpolation /decimation 필터 블록, 비터비 블록, 변복조 블록, 등화기 블록 등으로 구성된다. 고속 시스템에서는 대역효율성이 우수한 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 사용하고 있으며, OFDM 전송방식은 직렬로 입력되는 데이터 열을 병렬 데이터 열로 변환한 후에 부반송파에 실어 전송하는 방식이다. 이와 같은 병렬화와 부반송파를 곱하는 동작은 IFFT와 FFT로 구현이 가능한데, FFT 블록의 구현 비용과 전력소모를 줄이는 것이 핵심사항이라고 할 수 있다. 기존논문에서는 OFDM용 FFT 구조로 단일버터플라이연산자 구조, 파이프라인 구조, 병렬구조 등의 여러 구조가 제안되었다[2]. 본 논문에서는 Radix-8 FFT 알고리즘 기반의 New partial Arithmetic 저전력 FFT 구조를 제안하였다. 제안한 New partial Arithmetic 저전력 FFT구조는 곱셈기 대신 병렬 가산기를 이용 하여 지금까지 사용되는 FFT 구조보다 전력소모를 줄일 수 있음을 보였다.

• 한국지능시스템학회논문지
• /
• 제17권4호
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• 전자공학회논문지SC
• /
• 제41권1호
• /
• pp.41-54
• /
• 2004

본 논문에서는 감음신경성 난청자의 비선형적으로 변하는 가청 한계값을 보상하는 청력보정회로를 제안한다. 제안된 청력 보정 회로는 주파수 대역에서 직접 보상하기 위해 FFT와 IFFT 프로세서를 사용하고, 회로크기를 줄이기 위해 입력신호 크기 제어 방식을 사용한다. 제안된 청력보정 회로는 기존의 FIR필터 구조가 적용된 청력보정 회로보다 다중밴드 이득 보정이 가능하기 때문에 주파수 보정능력이 감음신경성 난청자에 대해 약 $15\%$이상 향상된 결과를 나타낸다. 입력신호 제어방식 적용으로 입출력 비트가 제한되지 않은 프로세서보다 하드웨어 크기는 $65\%$ 감소된다.