• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.494-503
• /
• 2003

본 논문에서는 각종 전자화폐 및 신용카드를 수용할 수 있도록 WindowsCE 운영체제를 지원하고, 국제적인 표준인 ISO-7816과 호환 가능한 IC카드용 칩의 구현에 관해 기술하였으며, 고성능의 32비트 ARM720T Core와 AES(Advanced Encryption System) 암호 모듈을 내장한 IC카드 칩 의 구성 방법에 관해 제안하였다. 본 논문에서 제안한 IC카드 칩 은 T=0, T=1 프로토콜을 지원하는 6개의 ISO 7816 전용 인터페이스포함하고 있으며, 이중 2개는 사용자카드와의 인터페이스를 위해 사용되고 나머지 4개는 SAM 카드와 인터페이스를 위해 사용되도록 설계되었다. 본 논문에서 제안한 IC카드 인터페이스 칩 은 소프트웨어 기반의 인터페이스 칩 과 비교해 약 70%의 속도 향상을 얻을 수 있었으며, 하이닉스의 0.35um 공정을 이용해 제작 검증하였다.닉스의 0.35um 공정을 이용해 제작 검증하였다.

• 한국정보통신학회논문지
• /
• 제11권12호
• /
• pp.2199-2204
• /
• 2007

본 연구는 IC 칩 기반의 모바일 뱅킹 서비스를 대상으로 기술수용모델에서의 적용을 통해 정책적 시사점을 얻고자 하였다. 따라서 모바일 뱅킹의 현황 및 기술수용모형에 관한 선행 연구를 살펴보고 이를 통해 모바일 뱅킹 서비스의 수용에 영향을 미칠 수 있는 요인들 간의 관계를 구조관계분석을 통해 살펴보았다. 본 연구에서 제시한 모형에서 혁신성이 지각된 유용성에 영향을 미치며, 사용자 친숙성이 지각된 용이성에 영향을 미침을 알 수 있었다. 그리고 이러한 지각된 사용 용이성은 지각된 유용성에 영향을 미치고 이러한 영향은 태도에 영향을 미친다는 것을 알 수 있었다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.131-136
• /
• 2013

칩 적층기술의 발달로 TSV(Through Silicon Via) 기반 3D IC가 개발되었다. 3D IC의 높은 신뢰성과 수율을 얻기 위해서는 pre-bond 와 post-bond 수준에서 다양한 TSV 테스트가 필수적이다. 본 논문에서는 pre-bond 다이의 TSV 연결부에서 발생하는 미세한 고장과 post-bond 적층된 3D IC의 TSV 연결선에서 발생하는 다양한 고장을 테스트할 수 있는 설계기술을 소개한다. IEEE 1500 표준 기반의 래퍼셀을 보완하여 TSV 기반 3D IC pre-bond 및 post-bond의 at speed test를 통하여 known-good-die와 무결점의 3D IC를 제작하고자 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.233-238
• /
• 1999

극 미세 기술과 이에 수반되는 고가 장비와 시설에 대한 대량 투자, 그리고 고속, 저전력, 멀티미디어로 대변되는 칩의 다기능화라는 반도체 기술의 기술적 측면과 산업적 측면을 조망한다. 이러한 환경 내에서 산업화 이전 핵심기술을 산·학·연이 공동 개발함으로써, 연구개발 위험도를 줄이고 국가적으로 핵심기술을 위한 인프라를 구축하고자 1998년부터 시작된 시스템집적반도체기반 기술개발사업 (System IC 2010 : A Collaborative Project for Excellence in Basic System IC Technology)의 내용과 방향을 제시하고자 한다.

• IT SoC Magazine
• /
• 통권2호
• /
• pp.34-38
• /
• 2004

실리콘 처리 기술의 고속화 요구와 유무선 환경에서 동영상 통신이 가능한 비디오 폰, 영상 회의 시스템, 이동 통신용 단말기 등의 전자 제품 사용자의 급증은 시스템을 하나의 칩에 집적화하는 SoC(System-On-a-Chip) 설계 기술을 요구하고 있다. 칩의 복잡도와 SoC 제품의 생산성 차이가 계속적으로 증가함에 따라 현재의 IC 설계 방법으로는 SoC 제품의 성능과 요구의 변화를 만족시킬 수 없다. 칩의 면적을 최소화하고 성능을 최대화하며 게이트 수준의 최적화를 통한 기존의 셀 기반 설계 방법으로는 설계의 생산성 문제를 해결할 수 없다. 이러한 문제를 해결 위한 새로운 설계 방법인 IP 재사용을 기반으로 한 플랫폼 기반 설계가 제시되었다. 플랫폼 기반 설계는 SoC 제품을 빠르게 개발하기 위한 응용 기반 통합 플랫폼과 재사용이 가능한 IP(Intellectual Property) 이용한 플랫폼 기반 설계(Platform-Based Design) 방법이다. 새로운 설계 방법은 90% 이상의 IP 재사용을 통해서 설계 시간을 단축하며, 시스템 수준에서의 최적화를 통해서 제품의 시장 경쟁력(Time-to-Market)의 문제를 해결하기 위한 방법이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.894-895
• /
• 2008

정보가전기기의 전력저감을 위한 기술개발로서 Home-net 기반 지능형 초절전 전원기술 개발을 목표로 하며, 관련 설계기술 및 내부블록을 설계하여 초절전 전원칩을 제작하고, 지능형 SMPS를 위한 digital control IC와 연결하여 동작 특성을 평가한다.

• 인터넷정보학회논문지
• /
• 제21권2호
• /
• pp.109-119
• /
• 2020

FPGA는 초기 제작 후 다시 설계 할 수 있는 반도체로 신호 처리, 자동차 산업, 국방 및 군사 시스템 등과 같은 다양한 임베디드 시스템 분야에서 사용된다. 하지만 하드웨어 설계의 복잡성이 증가하고 설계 및 제조 과정이 세계화됨에 따라 하드웨어에 삽입되는 하드웨어 악성기능에 대한 우려가 커져가고 있다. 이러한 위협에 대응하기 위해 많은 탐지 방법들이 제시되었지만, 기존 방법 대부분은 IC칩을 대상으로 하고 있어 IC칩과 구성요소가 다른 FPGA에 적용하기 어렵다. 또한 FPGA 칩을 대상으로 하는 하드웨어 악성기능탐지 연구는 거의 이루어지지 않고 있다. 본 논문에서는 이러한 문제점을 해결하기 위해 FPGA의 LUT-level netlist에서 나타나는 하드웨어 악성기능의 정적인 특징을 기계학습을 통해 학습하여 하드웨어 악성기능을 탐지하는 방법을 제시한다.

• 정보보호학회논문지
• /
• 제10권1호
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• 정보와 통신
• /
• 제28권11호
• /
• pp.24-30
• /
• 2011

본고에서는 소형 고집적 이동단말기용 패키지를 위해 구현 되고 있는 능/수동소자 내장형 패키지 기술에 대해 알아보고자 한다. 능/수동소자내장형 패키지 기술은 IC 칩과 같은 능동 소자와 저항, 커패시터, 인덕터와 같은 수동소자 부품들을 패키지 기판 내부에 내장시켜 소형화를 추구함과 더불어 칩과 수동소자간의 접속 길이를 짧게 해서 전기적 성능을 향상시키실 수 있는 패키징 기술이다. 본 원고에서는 PCB기술에 기반을 둔 embedded active device 기술과 웨이퍼 레벨 패키징 기술에 기반을 둔 fan-out embedded wafer level package 기술 동향에 대해 서술하고 그 특정들을 비교 분석하였으며 이 기술들에 대환 동향을 살펴보고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.317-320
• /
• 2016

임베디드 시스템에서 타 업체의 요청으로 코드를 공개해야 되면 하드웨어 복사 방지 대책을 세워야 힘들게 개발한 제품을 지킬 수 있다. 보안 IC칩을 사용하지 않고, 핵심코드와 하드웨어 복사를 방지하면서 펌웨어 코드를 공개할 수 있는 보안 플랫폼을 제안하고자 한다. Cortex-M3기반 MCU의 내부 Flash의 영역을 IAP(In-application programming)와 APP(Application)으로 나누어, IAP영역에는 핵심코드와 보안인증 코드를 배치하고, APP에서는 타업체의 개발자가 공개된 핵심코드의 Prototype을 사용하여 구현한 Application이 배치되는 플랫폼을 제안한다.