• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.182-190
• /
• 2011

진폭 변조를 이용한 거리 측정 시스템은 반송파를 진폭 변조하여 송수신한 신호의 진폭 변조 신호의 위상차를 사용하여 거리를 측정하게 된다. 진폭 변조 거리 측정 시스템에서 문제가 되는 안테나 간의 누설 신호 및 불요 신호에 의한 측정 오차를 최소화하기 위해 능동반사기를 사용하여 주파수 대역을 바꾸어 송신하는 방식이 제안되었다. 본 논문에서는 모호성이 없는 측정 거리를 확장하면서도 정밀한 측정을 가능하게 하는 새로운 위상측정부의 구현에 대해 설명하고 있다. 즉, 8 MHz 및 1 MHz의 두 개의 변조 주파수를 교차적으로 선택하여 변조함으로써, 150 m까지의 거리를 2 cm 이하의 오차로서 측정할 수 있게 하였다. 위상측정부는 정밀한 위상 측정을 위하여 높은 변조 주파수는 JK 플립플롭 위상차 측정기를 사용하고, 낮은 변조 주파수일 경우는 XOR 위상차 측정기를 사용하였다.

• 한국통신학회논문지
• /
• 제38A권10호
• /
• pp.885-892
• /
• 2013

최근 기존의 배열 안테나를 사용하는 MIMO(multi-input multi-output) 시스템의 단점을 극복하기 위하여 1개의 능동 소자와 주변의 기생 소자를 이용하는 ESPAR(electronically steerable parasitic array radiator) 안테나에 대한 연구가 이루어지고 있다. 이 안테나의 가장 큰 장점은 단지 1개의 RF(radio frequency) chain만을 사용하는 것이다. 단일 RF chain을 사용하기 때문에 하드웨어 복잡도가 높지 않다. ESPAR 안테나를 사용하는 빔 공간 MIMO 시스템의 경우 각각의 직교 기저 패턴에 심볼을 맵핑하여 송신한다. 본 논문에서는 저 복잡도, 저 전력의 MIMO 시스템을 위해 단일 RF chain을 사용하는 ESPAR 안테나를 이용하여 시스템을 구성하고 각각의 위상 편이 변조에 따른 성능을 분석한다. 빔 공간 MIMO 시스템은 기존의 MIMO 시스템과 유사한 성능을 낸다. BPSK(binary phase shift keying), QPSK(quadrature phase shift keying), 8PSK, 16PSK, 32PSK의 고차 변조에 대한 시스템 성능을 분석한 결과, 빔 공간 MIMO 시스템이 저 복잡도와 저 전력소비로 기존 신호 도메인의 MIMO 시스템과 유사한 성능 특성을 가지는 것을 확인하였다.

• 전자공학회논문지CI
• /
• 제45권5호
• /
• pp.102-109
• /
• 2008

본 논문은 다중경로 페이딩 채널 조건에서 사전 정보없이 입사하는 디지털 신호 10종의 변조형태를 고정확도로 인식할 수 있도록 고차 통계량(HOS)과 웨이브릿 변환(WT)에서 선정된 특징(key features)을 이용한 견실한 하이브리드 분류기를 제안하였다. 제안된 분류기는 실제 시나리오를 고려하여 다양한 다중경로 환경(즉, 농촌, 소도시, 도심지역)에서 측정된 채널 데이터를 이용하였다. 실제 측정된 다중경로 페이딩 채널 데이터를 이용하여 Holdout-like 방식으로 총 15개 채널 중 9개 채널은 트레이닝용으로 사용하고, 나머지 6개 채널은 테스트용으로 사용하였다. 제안된 분류기는 다중경로 환경에서 높은 변별력을 유지하는 HOS 특징을 기반으로 구현되었고, AMA(Alphabet Matched Algorithm) 또는 MMA(Multi-modulus Algerian)와 같은 등화기법의 적용없이 분류가 어렵다고 알려진 MQAM신호(M=16, 64, 256)들에 대해서만 WT 특징을 적용하였다. 선정된 특징들을 이용한 변조인식은 입력공간에서 최대 마진을 갖는 하이퍼 공간으로 매핑시킴으로서 분류 능력이 우수하다고 알려진 SVM 메소드를 적용하여 시뮬레이션을 실시하였다. 제안된 분류기의 성능은 트레이닝 채널과 테스트 채널에서 WT 또는 HOS 특징만을 단독으로 사용하는 분류기에 비해 현저한 성능 향상을 보였고, 특히, MQAM 신호의 인식률은 낮은 SNR레벨에서도 거의 완전하게 분류되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권3호
• /
• pp.169-181
• /
• 2011

In this present paper, a comprehensive drain current model incorporating the effects of channel length modulation has been presented for multi-layered gate material engineered trapezoidal recessed channel (MLGME-TRC) MOSFET and the expression for linearity performance metrics, i.e. higher order transconductance coefficients: $g_{m1}$, $g_{m2}$, $g_{m3}$, and figure-of-merit (FOM) metrics; $V_{IP2}$, $V_{IP3}$, IIP3 and 1-dB compression point, has been obtained. It is shown that, the incorporation of multi-layered architecture on gate material engineered trapezoidal recessed channel (GME-TRC) MOSFET leads to improved linearity performance in comparison to its conventional counterparts trapezoidal recessed channel (TRC) and rectangular recessed channel (RRC) MOSFETs, proving its efficiency for low-noise applications and future ULSI production. The impact of various structural parameters such as variation of work function, substrate doping and source/drain junction depth ($X_j$) or negative junction depth (NJD) have been examined for GME-TRC MOSFET and compared its effectiveness with MLGME-TRC MOSFET. The results obtained from proposed model are verified with simulated and experimental results. A good agreement between the results is obtained, thus validating the model.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.129-131
• /
• 2006

This paper presents a new ZVS-PWM high frequency inverter. The ZVS operation is achieved in the whole load range by using a simple auxiliary reverse blocking switch in parallel with series resonant capacitor. The operating principle and the operating characteristics of the new high frequency circuit treated here are illustrated and evaluated on the basis of simulation results. It was examined that the complete soft switching operation can be achieved even for low power setting ranges by introducing the high frequency dual duty cycle control scheme. In the proposed high frequency inverter treated here, the dual mode pulse modulation control strategy of the asymmetrical PWM in the higher power setting ranges and the lower power setting ones, the output power of this high frequency inverter could introduce in order to extend soft switching operation ranges. Dual duty cycle is used to provide a wide range of output power regulation that is important in many high frequency inverter applications. It is more suitable for induction heating applications the operation and control principle of the proposed high frequency inverter are described and verified through simulated results.

• Journal of Electrical Engineering and Technology
• /
• 제12권5호
• /
• pp.1945-1954
• /
• 2017

In recent years, several LCL filter design methods for different converter topologies have been published, many of which use analytical expressions to calculate the ideal converter AC voltage harmonic spectrum. This paper presents the LCL filter design methodology but the focus is on presentation and validation of the non-iterative filter design method for a grid-connected three-phase two-level PWM-VSC. The developed method can be adapted for different converter topologies and PWM algorithms. Furthermore, as a starting point for the design procedure, only the range of PWM carrier frequencies is required instead of an exact value. System nonlinearities, usually omitted from analysis have a significant influence on VSC AC voltage harmonic spectrum. In order to achieve better accuracy of the proposed procedure, the system nonlinear model is incorporated into the method. Optimal filter parameters are determined using the novel cost function based on higher frequency losses of the filter. An example of LCL filter design for a 40 kVA grid-connected PWM-VSC has been presented. Obtained results have been used to construct the corresponding laboratory setup and measurements have been performed to verify the proposed method.

• International Journal of Contents
• /
• 제2권2호
• /
• pp.10-16
• /
• 2006

In this paper, we propose a predictive resource metric region (RMR) based radio resource metric estimation (RRME) mechanism, which utilizes a resource metric mapping function (RMMF), both of which permit efficient inter-working between the physical layer and higher layers for envisaging multimedia service applications over a CDMA communication system platform. The RMR can provide the acceptable resource region where QoS and acceptable link quality can be guaranteed with an achievable resource margin to be utilized in terms of capacity margin, the degree of confidence (DCL) of user, second-order statistics of Eb/Io. With predicted capacity margin and variance, DCL can deliver decision parameters with which an adaptive QoS based admission control can perform well taking capacity and resource availability into account in a dynamic and predictive manner. Combined with advanced techniques such as adaptive modulation or rate control and power control, the proposed mechanism can adjust the conventional stringent link quality information efficiently, and deliver accurate information of the resource availability. Thus, these can guarantee the maximization of resource utilization of multimedia service applications.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.21-26
• /
• 2013

본 논문에서는 그룹(group)을 2개의 심볼(symbol)로 나누는 시스템을 제안하는데, 이 두 개의 더해진 심볼들은 다중화에 의해 분리된 후 역다중화 기술을 이용해 다시 합해진다. 제안된 시스템에서 간단한 PIC(Partial Interference Cancelation) 그룹 복호화 기술은 Double-ABBA(D-ABBA) 유사 직교(Quasi-Orthogonal) 시공간 부호(Space Time Code)를 위해 사용된다. 이 부호는 고차 MIMO(Multiple Input Multiple Output) 시공간 블록 부호화에서 복호화시에 복잡도를 줄여준다. 그리고 기존의 방법과 제안된 방법과의 성능을 비교한다.

• Journal of Power Electronics
• /
• 제13권5호
• /
• pp.737-745
• /
• 2013

Offshore wind farms are rapidly growing owing to their comparatively more stable wind conditions than onshore and land-based wind farms. The power capacity of offshore wind turbines has been increased to 5MW in order to capture a larger amount of wind energy, which results in an increase of each component's size. Furthermore, the weight of the marine turbine components installed in the nacelle directly influences the total mechanical design, as well as the operation and maintenance (O&M) costs. A reduction in the weight of the nacelle allows for cost-effective tower and foundation structures. On the other hand, longer transmission distances from an offshore wind turbine to the load leads to higher energy losses. In this regard, DC transmission is more useful than AC transmission in terms of efficiency because no reactive power is generated/consumed by DC transmission cables. This paper describes some of the challenges and difficulties faced in designing high-power-density power conversion systems (HPDPCSs) for offshore wind turbines. A new approach for high gain/high voltage systems is introduced using transformerless power conversion technologies. Finally, the proposed converter is evaluated in terms of step-up conversion ratio, device number, modulation, and costs.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.165-168
• /
• 2002

As the demand for higher data-rate chip-to-chip communication such as memory-to-controller, processor-to-processor increases, low cost high-speed serial links\ulcorner become more attractive. This paper describes a 0.25-fm CMOS 1.6Gbps/pin 4-level transceiver using Stub Series Terminated Logic for high Bandwidth. For multi-gigabit/second application, the data rate is limited by Inter-Symbol Interference (ISI) caused by channel low pass effects, process-limited on-chip clock frequency, and serial link distance. The proposed transceiver uses multi-level signaling (4-level Pulse Amplitude Modulation) using push-pull type, double data rate and flash sampling. To reduce Process-Voltage-Temperature Variation and ISI including data dependency skew, the proposed high-speed calibration circuits with voltage swing controller, data linearity controller and slew rate controller maintains desirable output waveform and makes less sensitive output. In order to detect successfully the transmitted 1.6Gbps/pin 4-level data, the receiver is designed as simultaneous type with a kick - back noise-isolated reference voltage line structure and a 3-stage Gate-Isolated sense amplifier. The transceiver, which was fabricated using a 0.25 fm CMOS process, performs data rate of 1.6 ~ 2.0 Gbps/pin with a 400MHB internal clock, Stub Series Terminated Logic ever in 2.25 ~ 2.75V supply voltage. and occupied 500 * 6001m of area.