• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.38-44
• /
• 2007

본 논문에서는 무선통신용 송신기에 적용 가능한 12비트 80MHz 전류구동 방식의 D/A 변환기를 설계하였다. 제안된 회로는 3비트 온도계 디코더 회로 4개를 병렬 연결한 혼합형 구조를 채택하였다. 제안된 D/A 변환기는 0.35um CMOS n-well 디지털 표준 공정을 사용하여 구현하였으며, 측정된 INL/DNL은 ${\pm}1.36SB/{\pm}0.62LSB$ 이하이며, 글리치 에너지는 $46pV{\cdot}s$이다. 샘플링 주파수 80MHz, 입력 주파수 19MHz에서 SNR과 SFDR은 58.5dB, 64.97dB로 측정되었다. 전력소모는 99mW로 나타났다. 본 논문에서 구현한 12비트 80MHz 전류구동 혼합구조 D/A 변환기는 고속, 고해상도의 성능을 필요로 하는 다양한 회로에 응용과 적용이 가능하다.

• 대한공업교육학회지
• /
• 제34권2호
• /
• pp.346-362
• /
• 2009

본 연구는 광섬유센서를 이용하여 표면조도의 간이 비접촉 측정기를 개발하는데 목적이 있다. 광섬유 센서의 장점은 우수한 고속 응답성, 자기의 무영향, 제작의 편이성이다. 광섬유센서 표면조도 측정 원리는 측정물의 표면조도에 따라 반사되는 광의 세기와 기지의 표면조도 값을 일대일 대응시키는 것이다. 반사광의 세기는 센서 프로브로부터 표면까지의 거리와 표면조도에 따른 반사한계각에 따라 결정되는데 본 연구에서는 표면까지의 거리를 일정하게 하여 표면조도에 따른 반사한계각만을 가지고 표면조도가 결정되도록 측정 프로브를 제작하였다. 측정 시스템은 발광부, 수광부과 신호처리부로 구성되었다. 이 실험에서 사용된 표준 측정 재료는 SM45C, STS303과 Al60이었다. 연구결과 첫째, 재료에 따른 표면조도와 센서출력의 상관관계로부터 근사표면조도식을 도출하고 임의 가공된 시료의 표면조도 측정을 통해 근사표면조도식이 유효함을 입증하였다. 둘째, 실제 제작한 간이 광섬유센서 표면조도 측정기가 유용함을 입증하였다.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2484-2490
• /
• 2012

본 연구는 EV용 전기차동차의 차세대 에너지원인 리튬이온 배터리 팩을 관리하는 BMS의 성능 검증을 위한 시뮬레이터의 Cell simulation 보드와 이를 컨트롤 할 수 있는 임베디드 프로그램을 개발 하였다. 그리고 시뮬레이터의 속도를 향상시키고, 시스템 단가를 낮출 수 있는 Amplifier를 직렬로 연결하는 방식을 고안하여 OP amp와 트랜지스터를 직렬로 연결하였다. 또한, DAC를 채널마다 사용하여 채널간 절연(isolation)성능 을 기존 방식보다 향상 시켰다. 그리고 전류 제한 보호회로를 구성하여, 외란으로부터 보드를 보호 할 수 있도록 하였다. 개발된 시뮬레이터의 성능 검증을 위하여 각 셀에 5V부터 0.5V까지 0.5V의 크기로 전압을 강하 시키면서 총 10번의 실험을 하였다. 실험 데이터의 유의성 분석 결과, 모든 실험 조건에서 평균 0.001~0.004V 표준 편차로 출력되는 것을 확인하였으며, 이를 통하여 본 시뮬레이터가 높은 유의성 및 반복성을 가지는 시스템임을 확인 할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제38권1호
• /
• pp.13-22
• /
• 2001

본 논문에서는 RF 회로의 3차원 적층 구조를 설계하고 RF 회로의 특성개선 효과를 살펴보았다. 3차원적 RF 회로를 구현하기 위하여 분할 설계 기준을 제안하였으며 이에 따라 RF 회로를 기능별, 동작 주파수별로 분할하여 구현하였다. 분할된 하위 모듈을 3차원으로 적층 연결할 수 있도록 PAA 입출력 단자구조를 이용하여 3차원 형태의 ITS RF 시스템을 제작하였다. 이에 따라 아날로그 신호와 디지털 신호, DC 전원이 혼재되어 있는 ITS(지능형 교통관제 시스템) 224MHz RF 모듈을 구성되는 회로를 특성 임피던스 정합과 시스템의 동작 안정도를 고려하여, 기능별로는 송신부, 수신부, PLL(Phase Locked Loop)부, 전원부로 분할하였고 주파수별로는 224MHz, 21.4MHz, 및 450kHz~DC의 주파수 대역으로 분할하여 설계하였다. RF 회로 모듈을 구현하는 과정에서 224MHz 대역에서 동작하는 송신부와 수신부 증폭회로는 설계치와 일치하는 18.9㏈, 23.9㏈의 이득, PLL부와 전원부는 위상 고정, 정전원 입력의 동작특성을 최대화시킬 수 있었다. 3차원 구조의 RF 모듈은 2차원의 평면구조의 단일 기판 구성방법과 비교하여 부피 및 배선길이에서 각각 76.9％, 28.4％를 감소시킨 $48cm^3$, 1.8cm를 나타내었고, 열적 성분인 최고 동작 온도특성은 37% 감소한 $41.8^{\circ}C$를 나타났다. PAA형 3차원 적층 구조는 고속 고밀도 저전력의 특성을 가지며, 저비용으로 구현할 수 있으며 RF 주파수 영역에서 각 모듈을 기능별, 주파수별로 모듈화해 제품의 기능을 가변적으로 변화시켜줄 수 있음을 알 수 있었고, RAA 형태의 입출력 단자로 연결함으로써 단일 양면 기판으로 구현되던 2차원적 RF 회로 모듈의 부피와 전기적 동작 특성과 열적 특성을 개선시킬 수 있었다.

• 전기전자학회논문지
• /
• 제21권4호
• /
• pp.368-374
• /
• 2017

본 연구에서는 220[V] 상용전원을 대체한 태양전지 모듈을 응용하고 등 기구는 할로겐 등이나 나트륨 등을 대체한 LED 조명을 이용한 저전력형 LED 보안등을 개발하였다. 또한 LED 구동제어기의 발열문제와 구동전류를 최소화할 수 있는 PWM형 구동제어회로를 설계하였다. 개발된 시스템에서, 광 효율에 대한 측정값은 93.6 [lm/Ｗ] 이고, LED 램프의 발열 제어를 위하여 제어기 내부에 고 정밀 온도센서(TC1047A)를 사용하였다. LED 조명등에서 발생하는 고열을 제거하기 위하여 금속 삽입형 방열 장치를 통하여 대기 속으로 신속하게 다중분산 시키도록 설계하였다. LED 조명등의 발열제어 온도 범위는 $50{\sim}55[^{\circ}C]$였다. LED 보안등의 광속 및 점등 속도는 0.5[sec] 이고 LED 램프의 빔 확산 각도는 높이 6[m]를 기준으로 하는 배광곡선에 의해 약 $110[^{\circ}]$의 빔 각도를 얻었다.

• 재활복지공학회논문지
• /
• 제10권3호
• /
• pp.237-242
• /
• 2016

slip-ring 기술을 가진 spiral CT의 주요 장점으로는 X-ray 튜브의 연속적인 회전에 의해 환자에 대한 정보의 손실 없이 데이터를 연속적으로 획득할 수 있다는 것이다. 또한, X-선량의 인체 흡수의 감소를 위해서, 고시그널 저노이즈 및 빠른 데이터 획득 시간을 갖는 시스템이 요구되어 진다. 본 연구에서, CT 적용을 위해 다채널 포토센서 및 데이터 획득 시스템이 개발되어 졌다. 포토센서의 모듈은 16채널 CdWO4 크리스탈 및 실리콘 베이스의 포토다이오드가 사용되었다. 또한, 포토센서로 부터의 입력 신호에 대한 전기적인 증폭을 위해, 트랜스 임피던스 스위치 인테그레이터가 사용되었다. 스위치 인테그레이터는 CT 적용에 대해 적합한 시그널 밴드와 노이즈 퍼포먼스를 갖고 있다. 데이터 획득과 20 bit ADC 의 컨트롤은 FPGA를 이용하였고, 코딩은 VHDL을 사용하였다. CdWO4 기반의 실리콘 포토센서와 고SNR 및 좁은 시그널 밴드를 가진 증폭단 및 FPGA기반의 디지털 하드웨어는 CT적용 이외에 하드웨어 변경 없이 다른 분야에서도 이용 가능하다.

• 한국산학기술학회논문지
• /
• 제13권12호
• /
• pp.5647-5654
• /
• 2012

본 논문에서는 기존에 주로 연료전지나 배터리 분석용으로 사용되었던 EIS 장비를 그 적용 범위를 넓혀 차세대 축전지인 EDLC 슈퍼커패시터까지도 분석할 수 있도록 개발하였다. 시스템은 다양한 패턴을 발생시킬 수 있는 신호 발생기, 정전위기, 수집된 신호처리를 위한 고속 디지털 필터 및 측정 프로그램으로 구성되었다. 개발된 시스템은 연구실 레벨에 그치지 않고 휴대용이면서 양산용에도 적합한 전기화학 분석 장치이다. 시스템의 특징으로는 0.01에서 20kHz까지 신호 출력이 가능하며, 동시에 수집된 전류신호는 푸리에변환을 이용하여 빠르게 분석할 수 있다. 장치를 이용하여 분석한 EDLC의 특성인 복소 저항 임피던스와, 등가이론을 적용한 등가회로 임피던스 데이터를 비교한 결과, 비슷한 결과를 확인 할 수 있었다. 이 시스템을 사용하면, 슈퍼커패시터의 생산 과정에서 시간에 따라 변하는 전기화학적 임피던스 변화를 빠른시간에 측정 할 수 있을 것으로 예상된다.

• 마이크로전자및패키징학회지
• /
• 제21권4호
• /
• pp.97-103
• /
• 2014

다양한 무연솔더합금 가운데 Sn-58Bi solder는 저융점이며 상대적으로 높은 인장강도를 갖고 있지만 취성적이라는 단점을 갖고 있다. 이러한 Sn-58Bi 솔더의 기계적 강도를 보완하기 위해 epoxy를 함유한 Sn-58Bi 솔더가 연구되어져왔다. 본 연구는 Sn-58Bi 솔더와 Sn-58Bi 에폭시 복합솔더를 이용하여 PCB 기판에 접합한 후, 시효처리에 따른 솔더/기판 계면 미세구조와 기계적 특성변화를 연구하였다. OSP 표면처리된 PCB 기판에 솔더볼을 형성 한 후 85, 95, 105, $115^{\circ}C$에서 100~1000 시간동안 시효처리하였으며, 기계적 특성평가로 저속전단시험을 진행하였다. 시효 처리 시간 및 온도의 증가에 따라 Cu6Sn5 금속간화합물층은 성장하였으며 Sn-58Bi 솔더 금속간화합물층이 Sn-58Bi 에폭시 복합솔더보다 두꺼웠다. 전단시험 결과, Sn-58Bi 에폭시 복합솔더가 Sn-58Bi 솔더보다 약 2배 높은 전단강도 값을 나타냈으며 시효시간이 증가할수록 전단강도 값은 감소하였다.

• 전자공학회논문지D
• /
• 제36D권5호
• /
• pp.11-20
• /
• 1999

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자가 되고 있다. 또한 CPU와 메모리 및 입출력회로가 하나의 반도체에 집적되는 실장 제어용 마이크로 프로세서의 가격을 낮추기 위해서 메모리 크기를 줄이는 것이 중요하다. 본 논문에서는 코드 밀도가 높은 32 비트 마이크로 프로세서 구조로 가칭 확장 명령어 세트 컴퓨터(Extendable Instruction Set Computer: EISC)를 제안한다. 32 비트 EISC는 16개의 범용 레지스타를 가지며, 16 비트 고정 길이 명령어, 짧은 오프셋 인덱스 어드래싱과 짧은 상수 오퍼랜드 명령어를 가지며, 확장 레지스타와 확장 프래그를 사용하여 오프셋 및 상수 오퍼랜드를 확장할 수 있다. 32비트 EISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확이하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. 제안한 EISC의 코드 밀도는 기존 RISC의 140-220%, 기존 CISC의 120-140%로 현격하게 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 대한전자공학회논문지SP
• /
• 제42권2호
• /
• pp.27-36
• /
• 2005

년 논문에서는 MPEG과 JPEG, H.26X 계열 등의 DCT-기반 영상/비디오 컨텐츠에 효과적인 암호화 방법을 제안하였고, 이를 최적화된 하드웨어로 구현하여 고속동작이 가능하도록 하였다. 영상/비디오의 압축, 복원 및 암호화로 인한 많은 연산량을 고려하여 영상의 중요한 정보(DC 및 DPCM계수)만을 암호화 대상 데이터로 선정하여 부분 암호화를 수행하였다. 그 결과 암호화에 소요되는 비용은 원 영상 전체를 암호화하는 비용이 감소하였다. 여기서 Nf는 GOP내의 프레임수이고 PI는 B와 P 프레임에 존재하는 인트라 매크로블록의 수이다. 암호화 알고리즘으로는 다중모드 AES, DES, 그리고 SEED를 선택적으로 사용할 수 있도록 하였다. 제안한 암호화 방법은 C++로 구현한 소프트웨어와 TM-5를 사용하여 약 1,000개의 영상을 대상으로 실험하였다 그 결과 부분 암호화된 영상으로부터 원 영상을 추측할 수 없어 암호화 효과가 충분함을 확인하였으며, 이 때 암호화에 의한 압축률 감소율은 $1.6\%$에 불과하였다. Verilog-HDL로 구현한 하드웨어 암호화 시스템은 하이닉스 $0.25{\mu}m$ CMOS 팬텀-셀 라이브러리를 사용하여 SynopsysTM의 디자인 컴파일러로 합성함으로써 게이트-수준 회로를 구하였다. 타이밍 시뮬레이션은 CadenceTM의 Verilog-XL을 이용해서 수행한 결과 100MHz 이상의 동자 주파수에서 안정적으로 동작함을 확인하였다. 따라서 제안된 암호화 방법 및 구현된 하드웨어는 현재 중요한 문제로 대두되고 있는 종단간(end-to-end) 보안에 대한 좋은 해결책으로 유용하게 사용될 수 있으리라 기대된다.