• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제55권5호
• /
• pp.239-244
• /
• 2006

To drive the high-image quality plasma displays of XGA and/or full-HD, we must effectively improve the driving waveform, which get the reset period for the stabilized control of wall charges, the address period to select discharge or non-discharge, and sustain period for luminance in 1 TV-frame, and also the display quality. To accomplish them, the development of the technology for the fast address discharge is required. In this paper, the correlation between the sustain-electrode gap and address discharge characteristics for the high-speed addressing was analyzed using the measurements of dynamic voltage margins. Results showed that the narrower the gap between the sustain electrodes, the narrower the with of the scan pulse became and a dynamic margin of data voltage of 29.2 V was obtained at scan pulse width of $1.0{\mu}s\;and\;V_{ramp}$ of 240 V for driving 4-inch test penal, which the gap between sustain electrodes was $65{\mu}m$.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.18-21
• /
• 2009

ROM은 디지털 시스템에서 전력 소모가 크고 속도의 병목현상을 갖는 블록이다. 점증적인 시스템의 고속화에 따라 ROM 설계시 전력소모 감소와 동작 속도 향상이 요구 된다 FFT 및 FIR 필터에 적용되는 ROM은 주소를 순차적으로 접근하는 방식의 ROM이 필요하며, 본 논문에서는 순차적으로 주소를 접근하는 ROM을 설계할 때 기존의 ROM과 같은 값을 출력 하면서 저장되는 셀을 줄일 수 있는 방법을 제안하였다 이러한 방법을 이용하면 비트라인에 연결된 저장 셀 개수가 감소되며 따라서 비트라인의 커패시턴스 값이 감소된다 비트라인의 커패시턴스 값이 감소하면서 지연시간 및 파워가 감소한다. 논문에서 예제로 사용한 Fill 계수 저장용 ROM의 경우 제안한 알고리즘을 적용하였을 때 저장 셀 '1'이 최대 86.3% 감소함을 알 수 있다.

• 한국정보처리학회논문지
• /
• 제6권1호
• /
• pp.182-192
• /
• 1999

동영상 압축 기술 및 디지털 신호처리 기술의 발전으로 인해 댁내의 가전 기기들이 점차 디지털화 되고 고속의 통신 기능이 탑재되는 정보 4 가전으로 발전하고 있다. 본 논문에서는 댁내의 정보 가전들 간에 경제적으로 ATM 기반의 고속 통신 기술을 제공하는 CHANCE(Cost-effective Home ATM network for the Consumer Electronics) 프로토콜을 제안하고서 망 관리 및 신호 방식 등을 포함한 세부 기능을 설계하였다. CHANCE 프로토콜은 트리형 구조를 가지며, ATM 셀의 헤더 필드만을 이용하여 플러그 앤 플레이 기능을 제공한다. 또한 기존의 ATM Warren 프로토콜이 소스 라우팅 기법을 이용하여 콘트롤러에서 각 디바이스로 제어정보를 전달하는 방식과는 달리, CHANCE 프로토콜은 스위치 및 디바이스의 식별자를 이용하므로 디바이스간에도 제어 정보를 교환할 수 있는 특징을 갖는다.

• 한국소음진동공학회논문집
• /
• 제18권3호
• /
• pp.277-283
• /
• 2008

Balance shaft module contributes to reduce the engine-born vibration by compensating it from a unbalance mass with opposite phase but practically, this device has some problems during the operation in a high speed owing to the considerable amount of unbalance mass that leads to the large quantity of bending deformation as well as torque fluctuation at the balance shaft. To tackle two main problems, the design strategy on balance shaft is suggested by addressing the optimal location of unbalance mass and supporting hearing based on the formulation of objective function that minimizes critical issues, both bending deformation as well as torque fluctuation. The boundary condition of balance shaft assumes to be free such that any external force or contact component is not taken into consideration in this study.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.229-232
• /
• 2003

AC PDP의 ADS 추동 방식은 구동 방법이 간단하여 구현하기가 용이할 뿐만 아니라 가장 안정적인 구동 방식으로 널리 사용되고 있다 [1]. 그러나 ADS 구동 방식은 주사선의 수가 늘어남에 따라 어드레싱에 필요한 시간이 증가하게 되고 유지방전 구간에 할애할 시간이 상대적으로 감소하게 되어 휘도가 저하되게 되는 문제점을 갖고 있다. 이러한 문제를 해결하기 위하여 어드레싱 시간을 최소화하기 위한 고속 어드레싱 기술에 대한 연구가 계속하여 진행되고 있다 [2-10]. 본 논문에서는 고속 구동 시에 나타나는 불안정한 어드레싱으로 인한 화질의 저하문제를 해결하기 위한 개선된 ADS 구동파형을 제시한다. 초기화 구간의 Reset 파형은 어드레싱 추간의 특성에 중요한 영향을 미치게 되는데, Reset 구간에서 생성된 벽전하를 어드레싱 방전구간 동안 지속적으로 유지되게 함으로서 어드레싱 방전전압을 줄이고 안정적인 어드레싱이 유지될 수 있도록 하였다. 본 논문에서는 Priming Effect의 영향이 급격히 감소하는 80us 이후, 벽전하의 생성을 돕는 Wall Charge Acceleration Pulse를 적용함으로서 불안정한 어드레싱 문제를 해결할 수 있는 방법을 제시하였고 휘도의 불균등화로 인한 화질 저하의 문제를 해결하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.133-136
• /
• 2004

AC PDP의 구동방법 중 가장 대표적인 구동 법이라 할 수 있는 ADS 구동 법은 구현이 비교적 용이하고, 안정적인 구동특성으로 인하여 현재 많은 상용 AC PDP의 구동 법으로 널리 채택되고 있다. 본 논문은 현재 AC PDP의 주요 연구 분야 중에 하나인 고속 어드레싱에 관한 새로운 구동파형을 소개하였다. 기존 AD을 구동법은 초기화구간과 어드레스구간 그리고 유지구간이 명확히 분리되어 있어 FULL- HD급 화면을 구현하기 위해서 어드레싱에 소비되는 시간의 감소가 불가피하다. 이러한 문제를 해결하기 위하여 어드레스 펄스폭을 줄여주지만, 이로 인하여 불안정한 어드레싱을 초래하게 된다. AC PDP의 초기화 구간의 파형은 이후의 어드레스 특성에 중요한 영향을 끼치는데, 초기화간에 형성된 priming 입자는 어드레스 방전에 크게 도움을 준다. 본 논문은 초기화구간이 끝난 후 priming 효과가 급격히 떨어지는 80us이후에 벽전하 형성을 돕는 벽전하 가속펄스의 사용으로 짧은 어드레스 펄스폭으로 인한 불안정한 어드레싱을 보완하고, 어드레스 과정 후 유지방전 모드로의 벽전하의 형성을 빠르게 유도할 수 있어 1us의 짧은 어드레스 폭으로도 안정적인 어드레싱을 수행할 수 있도록 하였다.

• 대한전자공학회논문지
• /
• 제23권6호
• /
• pp.950-956
• /
• 1986

In this paper, a direct addressing mode of a microprocessor is introduced to save memory capacity, and also a dedicated digital filter is constructed to speed up the filter processing and to enable an easy selection of the impulse response types. A theoretical analysis has been conducted on the errors caused by the finite word klength, rounding-off and multiplication procedures. The digital filter designed by the proposed method is made into a module which can function as a 7th-order recursive or a 14-order nonrecursive type with a simples witch operation. The proposed filter is implemented on a printed-circuit board. The frequency characteristics of this filter can be controlled by the multiplication values stored in ROMs. A low-pass, a high-pass and a band-pass filter have been designed and their frequency characteristics are verified by actual measurements. For a order higher filer, two filter modules have been cascaded into an integrated filter of 23rd-order non-recursive low-pass type and a 12th-order recursive multiband type. Their frequency characteirstics have been found to agree with the theory.

• 정보처리학회논문지C
• /
• 제15C권2호
• /
• pp.133-140
• /
• 2008

본 논문에서는 $GF(2^{163})$타원곡선 암호 프로세서를 제안한다. 제안한 암호 프로세서는 타원곡선 정수 곱셈을 위해 수정된 Loez-Dahab Montgomery 알고리즘을 채택하고, $GF(2^{163})$상의 산술 연산을 위해 가우시안 정규 기저(Gaussian Normal Basis: GNB)를 이용한다. 높은 처리율을 위해 Lopez-Dahab 방식에 기반한 규칙적인 주소화 방식의 병렬 타원곡선 좌표 덧셈 및 배 연산 알고리즘을 유도하고 $GF(2^{163})$상의 연산을 수행하는 두 개의 워드-레벨 산술 연산기(Arithmetic Unit: AU)를 설계한다. 제안된 타원곡선 암호 프로세서는 Xilinx사의 XC4VLX80 FPGA 디바이스에 구현되었으며, 24,263개의 슬라이스를 사용하고 최대 동작주파수는 143MHz이다. 제안된 구조를 Shu 등의 하드웨어 구현과 비교했을 때 하드웨어 복잡도는 약 2배 증가 하였지만 4.8배의 속도 향상을 보인다. 따라서 제안된 타원곡선 암호 프로세서는 네트워크 프로세서와 웹 서버등과 같은 높은 처리율을 요구하는 타원곡선 암호시스템에 적합하다.

• 전자공학회논문지C
• /
• 제36C권9호
• /
• pp.1-12
• /
• 1999

본 논문에서는 GMS30C2132마이크로프로세서에 DSP연산을 위하여 128K bytes EPROM과 4K bytes SRAM을 내장하고, 이 과정에서 내/외부 메모리 인터페이스 부분이 프로세서와 1싸이클 엑세스가 이루어지도록 버스 제어 인터페이스 구조를 설계하였다. 내장된 128Kbytes EPROM은 메모리 구조 및 데이터 정렬에 따른 동작을 위해 새로운 데이터 확장 인터페이스 구조와 테스트를 위한 인터페이스 구조를 제안하였으며, 내장된 4K bytes SRAM은 프로세서와 인터페이스를 할 때 DSP 고속 연산에 활용하기 위해 메모리 스택으로써의 이용과 명령어 캐쉬와의 인터페이스, 가변 데이타 크기 제어, 모듈로 4Kb의 어드레싱이 가능한 구조를 채택하여 설계하였다. 본 논문의 새로운 구조 적용으로 내장EPROM, SRAM에서 평균 메모리 엑세스 속도가 종전의 40ns에서 20ns로 감소하였고, 가변 데이타 버스 인터페이스 제어로 프로그램 처리 속도가 2배로 개선되었다.

• Design & Manufacturing
• /
• 제17권3호
• /
• pp.15-20
• /
• 2023

In the fine blanking process, which is a press operation known for producing parts with narrow clearances and high precision through the application of high pressure, die roll often occurs during the shearing process when the punch penetrates the material. This die roll phenomenon can significantly reduce the functional surface of the parts, leading to decreased product performance, strength, and fatigue life. In this research, we conducted an in-depth analysis of the factors influencing die roll in the curvature area of the fine blanking process and identified its root causes. Subsequently, we designed and experimentally verified a die roll reduction process specifically tailored for the door latch manufacturing process. Our findings indicate that die roll tends to increase as the curvature radius decreases, primarily due to the heightened bending moment resulting from reduced shape width-length. Additionally, die roll is triggered by the absorption of initial punch energy by scrap material during the early shearing phase, resulting in lower speed compared to the product area. To mitigate the occurrence of die roll, we strategically selected the Shaving process and carefully determined the shaving direction and clearance area length. Our experiments demonstrated a promising trend of up to 75% reduction in die roll when applying the Shaving process in the opposite direction of pre-cutting, with the minimum die roll observed at a clearance area length of 0.2 mm. Furthermore, we successfully implemented this approach in the production of door latch products, confirming a significant reduction in die roll. This research contributes valuable insights and practical solutions for addressing die roll issues in fine blanking processes.