• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.37-47
• /
• 2011

그래픽 프로세서의 발달로 실사 수준의 고품질 컴퓨터 그래픽은 여러 분야에 다양한 용도로 사용되고 있으며, 그래픽 프로세서의 핵심 중 하나인 셰이더 프로세서는 프로그램 가능한 통합 셰이더로 발전하였다. 그러나 현재의 상용 그래픽 프로세서들은 특정한 알고리즘에 최적화되어 있어 다양한 알고리즘의 개발을 위해서는 독립적인 셰이더 프로세서가 필요하다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 DirectX 셰이더 어셈블리 명령어를 수행할 수 있는 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 제어 유닛을 설계하고 구현하였다. 설계한 제어 유닛은 기능적 레벨에서 시뮬레이션을 통하여 그 성능을 검증 하였으며, FPGA Virtex-4에 구현하여 하드웨어 리소스 사용율을 확인하고 ASIC 라이브러리를 적용하여 동작속도를 확인 하였다. 또한 비슷한 기능을 하는 셰이더 프로세서에 비해 약 1.5배 정도 많은 수의 명령어를 지원하며, 사용하는 연산 유닛 수에 비해 전체적인 성능은 약 3.1GFLOPS 향상된 결과를 보였다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 공학교육연구
• /
• 제10권3호
• /
• pp.79-92
• /
• 2007

본 연구에서는 학습과정에 우수성, 유효성, 그리고 경제적인 효율성을 향상시키기 위해 웹기반 가상실험실과 웹기반 원격실험실을 적절하게 통합한 하이브리드 공학실험시스템을 개발하였다. 먼저 클라이언트/서버 분산환경을 설계하여 디지털 시스템과 전기전자회로 실험에 대한 웹기반 가상실험시스템을 개발하였다. 제안된 가상실험시스템은 개념학습세션, 가상실험세션, 평가세션등의 3개의 주요한 세션과 이들 주요세션을 유기적으로 통합하여 학습효율의 극대화를 달성하기 위한 관리시스템으로 구성되어 있다. 다음으로 본 연구에서는 가상실험세션 동안에 발생할 수 있는 현실감의 부족을 해결하기 위해 전기/전자회로를 실험할 수 있는 웹기반 원격 실험실을 구현하였다. 더욱이 간결하고 사용자가 친근하게 접근할 수 있는 설계기법을 사용하였기 때문에 많은 사용자들이 쉽게 원격실험실에 접속할 수 있으며, 고가의 실험장비가 실제 실험실에 구비되어 있지 않더라도 자기주도의 심화학습이 가능하다. 제안된 가상/원격실험시스템은 독립적으로 사용될 수도 있으나 학습효율을 향상시키기 위해서 웹상에서 두 개의 시스템을 통합하여 하이브리드 공학실험시스템을 개발하였다. 제안된 하이브리드 공학실험시스템은 학습자들에게 상호작용적인 학습환경을 제공하여 공학실험교육을 효율적으로 관리하는 새로운 접근방식이다.

• 대한전자공학회논문지SD
• /
• 제42권9호
• /
• pp.51-60
• /
• 2005

효율적인 암호 시스템의 설계는 환경에 적합한 유한체 연산이 뒷받침되어야 한다 특히 유한체에서의 역원 연산은 다른 연산에 비해 가장 많은 수행시간을 소비하므로, 개선에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 다항식 기저를 기반으로 Extended binary god algorithm (EBGA)를 이용한 유한체 $GF(2^m)$에서의 고속 역원 알고리즘을 제안한다. 제안된 역원 알고리즘은 EBGA보다 $18.8\%$, Montgomery inverse algorithm (MIA)보다 $45.9\%$ 적은 수행횟수를 가진다. 또한 기존에 제안된 시스톨릭 어레이 구조 (Systolic array structure)는 유한체 차수 m이 증가하는 경우 많은 하드웨어 리소스가 요구된다. 따라서 스마트 카드나 모바일 폰 등과 같은 경량화와 저전력이 요구되는 환경에는 적용하기 힘들다. 본 논문에서는 경량화된 암호 시스템 환경을 바탕으로 공간복잡도가 적으면서 동기화된 연산을 수행하는 새로운 하드웨어 구조를 제시한다. 본 논문에서 제안된 하드웨어 구조는 유한체 $GF(2^m)$에서의 역원을 계산하기 위해 기존의 알고리즘보다 적은 덧셈 연산과 모듈러 감산 연산을 포함하고 있으며, 유한체 $GF(2^m)$와 GF(p)에 적용이 가능한 통합된 역원기이다.

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.63-72
• /
• 2007

본 논문에서는 멀티미디어 무선단말기에 적합한 코프로세서를 설계하였다. 멀티미디어 무선단말기는 많은 양의 멀티미디어 데이터를 실시간으로 처리하기 때문에 고속 멀티미디어 연산을 지원하는 코프로세서가 요구된다. 따라서 본 논문에서는 재구성 가능한 구조를 사용하여 고속 연산이 가능한 코프로세서의 구조를 제안하고 이를 설계하였다. 제안된 코프로세서는 재구성이 가능할 뿐만 아니라 PE(Processing Element)들을 그룹 단위로 묶어서 응용분야에 따라 확장이 가능하도록 하였으며 곱셈기를 사용하지 않고 곱셈처리가 가능하도록 하였다. 또한 메인 프로세서의 시스템 I/O 버스에 연결되도록 하였기 때문에 모든 프로세서에 연결이 가능하도록 하였다. 제안된 코프로세서는 VHDL을 이용하여 설계되었으며 설계된 코프로세서를 기존의 재구성 가능한 코프로세서 및 상용 임베디드 프로세서와 구조비교 및 성능비교를 하였다. 비교 결과, 제안된 코프로세서는 기존의 재구성 가능한 코프로세서에 비해 융통성 및 하드웨어 크기 면에서 우수함을 나타내었고, 실제 DCT 응용분야에서 상용 ARM 프로세서에 비해 26배의 속도증가를 보였으며 고속 DCT코어를 탑재한 ARM프로세서와의 비교에서 11배의 속도증가를 나타내었다.

• 한국게임학회 논문지
• /
• 제8권3호
• /
• pp.43-50
• /
• 2008

UI(User Interface)디자인은 하드웨어의 발달과 다양하게 만들어지는 콘텐츠들로 인해 자체의 의미와 형태를 발전시켜왔다. 특히 입력장치와 그래픽기술의 발달로 인해 이용자와 콘텐츠와의 풍부해진 교감을 통해 이용자는 신체와 정신의 확장으로써 UI를 받아들이게 되었다. 본 연구에서는 디지털스토리텔링의 입장에서 UI를 재해석하여, 콘텐츠와 이용자 간의 역할을 관찰하고, 특히 그래픽 기반 게임에서 나타는 스토리 요소들의 구분과 이유 분석을 통한 스토리텔링UI의 이론적기반성립과 활용을 위한 요소탐구를 실시하였다. 이를 위해 그래픽 요소 및 입력장치의 활용의 입장과 논문 내에서 밝힌 분절형 스토리텔링의 적용체로써 게임이 적합함에 입각하여 요소연구대상으로 디아블로, 하프라이프, 홈월드를 선정, 분석하였다. 본 분석을 통해 게임의 UI와 콘텐츠의 결합형태에서 인터페이스가 부분적으로, 또는 특화된 형태로의 콘텐츠정보를 지님으로 디지털스토리텔링의 스토리분절과 선택의 역할을 하고 있음을 밝혔다. 또한 개발자가 내재시킨 스토리와 이용자가 인터페이스를 통해 재구성하는 스토리가 공존하는 공간으로써 작동하며 이는 인터페이스에 스토리요소의 대입과 활용이 가능함을 유추하였다. 스토리텔링UI는 각각의 분절된 스토리를 사용한 능동적 즐거움의 복합체로써 끊임없는 흥미를 발생시킬 수 있는 좋은 수단이 될 것이다. 게임UI를 통한 스토리 중심의 UI제작은 콘텐츠의 내면적 맥락을 살리는 동시에 인터페이스의 감성형 인터페이스의 구체적인 구성 방법에 대한 대안이 될 것이다.

• 한국항해항만학회지
• /
• 제29권1호
• /
• pp.91-96
• /
• 2005

현재 국내에서는 NMEA 멀티플렉서를 개발한 사례 띤 제품이 몇몇 업체가 있으나, 외국 제품보다 인지도 및 제품판매의 실적이 미비하다. 그러므로 외국의 고비용 장비를 수입하여 사용하거나, 멀티 포트를 이용하여 NMEA 신호를 전송하는 프로그램을 소프트웨어적으로 구현하여 사용하고 있다. 그러므로 고비용이 지출되거나, 각 응용프로그램마다 별도의 처리 부분을 작성해야하는 문제점이 있다. 또한, NMEA 신호를 출력하는 각각의 장비들은 제조회사 및 플랫폼이 다르므로 이중의 자원낭비 및 손실 등을 초래할 수 있다. 본 논문에서는 경제적으로 NMEA 멀티플렉서 모듈을 구현하기 위하여 가상 시스템을 구성하여 실험을 실시하였다. NMEA 신호를 입력하기 위해 각 장비들은 가상의 데이터를 가진 노드로 대치하여 멀티플렉서 구현을 위한 가상의 시스템을 구성하고, 여러 문제들을 보완하기 위하여 신뢰성 있는 처리방법과 고성능의 단일 하드웨어 모듈로서 독립적으로 동작할 수 있다. 최적화된 큐의 설계를 이용하여 모듈의 메모리 효율을 높이며, 주요 항해 장비인 자이로콤파스, 에코 사운드, GPS 등과 실시간으로 RS232 멀티포트를 통하여 입력되는 신호를 실제 PC에서 출력하여 통신의 정확성을 유지할 수 있는 NMEA 멀티플렉서의 설계 및 구현에 대하여 제안하였다.

• 방송공학회논문지
• /
• 제25권1호
• /
• pp.25-35
• /
• 2020

최근 하드웨어 성능뿐 아니라 영상 처리 기술의 발달로 인해 다양한 분야에서 사용자에게 자유로운 시야각과 입체감을 제공하는 3차원 포인트를 다루는 기술에 관한 연구를 지속하고 있다. 3차원 포인트를 표현하는 형식 중 포인트 클라우드 기술은 포인트를 정밀하게 획득/표현할 수 있다는 장점으로 인해 다양한 분야에서 주목받고 있다. 하지만 하나의 3차원 포인트 클라우드 콘텐츠를 표현하기 위해 수십, 수백만 개의 포인트가 필요하므로 기존의 2차원 콘텐츠보다 많은 양의 저장 공간을 요구한다는 단점이 존재한다. 이러한 이유로, 국제 표준화 기구인 MPEG (Moving Picture Experts Group)에서는 3차원 포인트 클라우드 콘텐츠를 효율적으로 압축 및 저장하고, 사용자에게 전송하는 방안에 대해 계속 연구를 진행 중이다. 본 논문에서는 MPEG-I (Immersive) 그룹에서 제안한 V-PCC(Video based Point Cloud Compression) 부호화기를 통해 생성된 V-PCC 비트스트림을 MMT (MPEG Media Transport) 표준에서 정의한 MPU (Media Processing Unit)로 구성하는 방안을 제안한다. 또한, MMT 표준에서 정의한 시그널링 메시지를 확장하여 3차원 포인트 클라우드 콘텐츠의 영역 선별적 전송 방안을 위한 파라미터와 사용자의 요구에 따라 선택적으로 품질 파라미터를 결정할 수 있도록 V-PCC에서 상정하는 품질 파라미터를 추가 정의한다. 마지막으로, 본 논문에서는 제안한 기술을 기반으로 검증 플랫폼의 설계/구현을 통해 결과를 확인한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권12호
• /
• pp.867-879
• /
• 2006

이 논문에서는 여러 개의 소프트웨어 혹은 하드웨어 컴포넌트가 존재하는 MPSoC(Multiprocessor-System-on-a-chip) 아키텍처를 빠르면서도 정확하게 통합시뮬레이션 하는 내용을 다룬다. 복잡한 시스템을 설계하기 위해서 MPSoC 아키텍처가 점점 일반화되고 있는데, 이러한 아키텍처를 통합시뮬레이션 할 때는 시뮬레이터의 개수가 증가하고 그에 따라 시뮬레이터들 간의 시간 동기화 비용도 증가하므로 전체적인 통합시뮬레이션 성능이 감소된다. 최근의 통합시뮬레이션 연구들에 의해서 등장한 SystemC 통합시뮬레이션 환경이 빠른 성능을 보이고 있으나, 시뮬레이터의 개수가 증가할수록 성능은 반비례한다. 본 논문에서는 효율적인 시간동기를 통해 통합시뮬레이션의 성능을 증가시키는 기법인 가상동기화 기법을 확장하여, (1) SystemC 커널을 수정하지 않고도 가상 동기화 기법을 적용한 SystemC 통합시뮬레이션을 수행할 수 있고, (2) 병렬적으로 가상동기화 기법을 수행할 수 있게 하였다. 이를 통해 SystemC 통합시뮬레이션의 병렬적인 수행이 가능해졌는데, 널리 알려진 상용 SystemC 통합시뮬레이션 도구인 MaxSim과 비교하였을 때, H.263 디코더 예제의 경우 11배 이상의 성능 증가를 얻었고 정확도는 5% 이내로 유지되었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제7권1호
• /
• pp.9-18
• /
• 2018

분산 처리 플랫폼에서 다양한 빅 데이터 처리 어플리케이션들의 수행 성능 향상에 대한 관심이 높아지고 있다. 이에 따라 범용적인 분산 처리 플랫폼인 아파치 스파크에서 어플리케이션들의 처리 성능 최적화에 대한 연구들이 활발하게 진행되고 있다. 스파크에서 데이터 처리 어플리케이션들의 수행 성능을 향상시키기 위해서는 스파크의 분산처리모델인 Directed Acyclic Graph(DAG)에 알맞은 형태로 어플리케이션을 최적화시켜야 하고 어플리케이션의 처리 특징을 고려하여 스파크 시스템 파라미터들을 설정해야 하기 때문에 매우 어렵다. 기존 연구들은 각각의 어플리케이션의 처리 성능에 영향을 주는 하나의 요소에 대한 부분적인 연구를 수행했고, 최종적으로 어플리케이션의 성능개선을 이뤄냈지만 스파크의 전반적인 처리과정을 고려한 성능 최적화를 다루지 않았을 뿐만 아니라 처리성능과 상관관계를 갖는 다양한 요소들의 복합적인 상호작용을 고려하지 못했다. 본 연구에서는 스파크에서 일반적인 데이터 처리 어플리케이션의 수행 과정을 분석하고, 분석된 결과를 토대로 어플리케이션의 처리과정 중 스테이지 내부와 스테이지 사이에서 성능 향상을 위한 처리 전략을 제안한다. 또한 스파크의 시스템 설정 파라미터 중 분산 병렬처리와 밀접한 관계를 갖는 파티션 병렬화에 따른 어플리케이션의 수행성능을 분석하고 적합한 파티셔닝 최적화 기법을 제안한다. 3가지 성능 향상 전략의 실효성을 입증하기 위해 일반적인 데이터 처리 어플리케이션: WordCount, Pagerank, Kmeans에 각각의 방법을 사용했을 때의 성능 향상률을 제시한다. 또한 제안한 3가지 성능 최적화 기법들이 함께 적용될 때 복합적인 성능향상 시너지를 내는지를 확인하기 위해 모든 기법들이 적용됐을 때의 성능 향상률을 제시함으로써 본 연구에서 제시하는 전략들의 실효성을 입증한다.