• 한국문헌정보학회지
• /
• 제49권2호
• /
• pp.255-274
• /
• 2015

본 연구는 교육 연구용 전자출판물에 대한 이용자의 현재 사용 경험과 실제 기기를 활용한 사용성을 평가하고, 개선사항을 심층 분석하기 위한 목적을 갖고 있다. 학부생과 대학원생 각 10명씩 총 20명을 임의 선정하고 심층면담 및 전자책 리더기 실험방식을 활용하여 연구를 진행하였다. 피실험자의 학술정보 이용 시 주관적인 선호사항을 분석한 결과 주제성과 이해가능성이 가장 중요한 학술정보 선택시의 고려사항으로 응답되었으며, 학술정보를 활용하는 주요 목표에 대해서 조사한 결과 가장 빈번한 목표는 과제수행, 논문작성 상황으로 조사되었다. 인쇄매체와 전자매체에 대한 사용자 경험을 분석한 결과, 전반적으로 인쇄매체에 대한 사용자 경험이 전자매체에 대한 사용자 경험이 더욱 긍정적이며, 학술정보를 활용하는 상황이기 때문에 전자매체 활용에 대한 부정적인 사용자 경험이 다수 존재하였다. 전자출판물 디바이스 사용성 평가 결과는 전체적으로는 하드웨어 평가(3.47)가 소프트웨어 평가(3.31)보다 높게 나타났다.

• 대한전자공학회논문지TC
• /
• 제48권8호
• /
• pp.42-50
• /
• 2011

현재, 미래인터넷에 대한 연구가 해외 및 국내에서 활발하게 진행되고 있으며, 국내에서는 미래인터넷 연구를 위하여 한국 전자통신연구원과 국내 4개 대학을 중심으로 'FiRST(Future Internet Research for Sustainable Testbed)'라는 미래인터넷 테스트베드 구축 및 관련 핵심 기술 개발 프로젝트가 진행되고 있다. 'FiRST'프로젝트 중 국내 4개 대학이 공동으로 수행하고 있는 'FiRST@PC'의 경우 프로그래머블 플랫폼을 이용하여 오픈플로우 스위치 기반의 테스트베드를 KOREN과 KREONET에 구축하였다. 현재, 테스트베드 구축에 사용 된 프로그래머블 스위치의 가상화를 통하여 테스트베드를 이용하는 실험자들에게 독립적인 네트워크의 구축이 가능 하도록 하는 연구가 진행 중에 있다. 이때, 테스트베드의 가상화는 테스트베드를 이용하는 실험자들에게 슬라이스라는 단위로 독립적인 네트워크의 구성을 가능하도록 하며, 각 실험자에게 제공 된 슬라이스는 신뢰성 있고 안정적인 네트워크의 자원 사용 기회가 보장되어야 한다. 본 논문에서는 미래인터넷 테스트베드를 이용하는 실험자들에게 가상화된 네트워크인 슬라이스에 QoS를 제공하기 위하여 하드웨어 기반의 패킷 처리를 지원하는 프로그래머블 플랫폼인 NetFPGA 플랫폼을 이용하여 슬라이스의 트래픽을 스케쥴링하기 위한 스케쥴러를 구현하였고, 테스트베드를 구축하여 성능 실험을 하였으며, 실험을 통하여 미래인터넷 테스트베드의 가상화된 네트워크에 신뢰성있고 안정적으로 QoS를 제공할 수 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.795-803
• /
• 2017

블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

• 융합신호처리학회논문지
• /
• 제15권2호
• /
• pp.70-75
• /
• 2014

최근 디지털 기기의 다기능화, 휴대화 및 서비스 정보의 대용량화 등으로 인하여 고집적, 저전력, 고성능 SoC(System on Chip) 설계에 대한 요구가 점차 증가하고 있다. 시스템이 빠르게 발전함에 따라 요구되는 하드웨어 성능이 다양해지고 있으며 빠른 설계 확인을 위하여 FPGA(Field Programmabel Gate Array)를 채택하는 시스템이 증가되고 있는 추세이며 FPGA를 채택한 시스템에서는 FPGA와 제어하는 CPU인 ARM코어를 사용한 SoC 시스템이 늘어났다. 이러한 시스템에서 사용되는 AXI(Advanced eXtensible Interface) Bus는 여러 방법으로 이용되지만, 기존의 연구에서는 AXI Slave 구조로 설계가 되어 있다. Slave 구조에서는 CPU가 계속 데이터 전송에 관여하게 되어 자원을 다른 곳에 사용하지 못하는 문제와 AXI Bus가 사용되지 않는 시간이 길어서 전송효율이 떨어지는 문제가 있다. 본 논문에서는 이와 같은 문제를 해결하고자 AXI Master구조를 제안하고, Slave구조와 Master구조의 소모클럭과 합성결과를 비교한 결과, Master구조가 Slave구조에 비해 소모클럭은 51.99% 감소한 것을 확인하였으며, Slice는 31% 정도 감소하였다. 또한, 최대 동작주파수는 107.84MHz로써 약 140% 증가 되는 것을 확인하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권5호
• /
• pp.219-230
• /
• 2017

멀티스레딩 기법이 적용된 GPGPU는 내부 병렬 자원들을 기반으로 데이터를 고속으로 처리하고 메모리 접근시간을 감소시킬 수 있다. CUDA, OpenCL 등과 같은 프로그래밍 모델을 활용하면 스레드 레벨 처리를 통해 응용프로그램의 고속 병렬 수행이 가능하다. 하지만, GPGPU는 범용 목적의 응용프로그램을 수행함에 있어 내부 하드웨어 자원들을 효과적으로 사용하지 못한다는 단점을 보이고 있다. 이는 GPGPU에서 사용하는 기존의 워프/스레드 블록 스케줄러가 메모리 접근시간이 긴 명령어를 처리하는데 있어서 비효율적이기 때문이다. 이와 같은 문제점을 해결하기 위해 본 논문에서는 GPGPU 자원 활용률을 개선하기 위한 새로운 워프 스케줄링 기법을 제안하고자 한다. 제안하는 워프 스케줄링 기법은 스레드 블록의 워프들 중 긴 메모리 접근시간을 가진 워프와 짧은 메모리 접근시간을 가진 워프들을 구분한 후, 긴 메모리 접근시간을 가진 워프를 우선 할당하고, 짧은 메모리 접근시간을 가진 워프를 나중에 할당하여 처리한다. 또한, 메모리와 내부 연결망에서 높은 경합이 발생했을 때 동적으로 스트리밍 멀티프로세서의 수를 감소시켜 워프 스케줄러를 효과적으로 사용할 수 있는 기법도 제안한다. 실험결과에 따르면, 15개의 스트리밍 멀티프로세서를 가진 GPGPU 플랫폼에서 제안된 워프 스케줄링 기법은 기존의 라운드로빈 워프 스케줄링 기법과 비교하여 평균 7.5%의 성능(IPC)이 향상됨을 확인할 수 있다. 또한, 제안된 두 개의 기법을 동시에 적용하였을 경우에는 평균 8.9%의 성능(IPC) 향상을 보인다.

• 한국지역지리학회지
• /
• 제22권3호
• /
• pp.499-514
• /
• 2016

사회적기업은 공공성과 수익성을 모두 추구하는 기업의 형태로 정의되나, 노동시장, 원료 조달, 판매 시장 등의 측면에서 그 존립기반은 지역에 기반하는 경우가 많다. 또한 정책적 측면에서도 사회적 경제를 지역발전의 수단으로 활용하는 경우가 많다는 점에서 사회적기업의 성격과 존립기반은 지역성에 기초하여 찾아야 할 필요성이 제기된다. 이러한 맥락에서 본 연구에서는 지역자원에 기반한 사회적기업의 존립기반과 지역연계성을 분석하고 정책적 시사점을 도출하는 것을 목적으로 한다. 이를 위해 행정자치부가 지난 2010년부터 추진하고 있는 마을기업 육성사업에 지정된 마을기업 가운데 정부 재정지원이 종료된 서부경남 지역의 6개 마을기업을 대상으로 심층사례연구를 수행하였다. 사례기업은 성공사례와 실패사례, 입지 지역, 기업 유형 등을 종합적으로 고려하여 선정하였다. 연구의 결과, 자생적 존립기반을 가진 업체들은 지역자원을 효과적으로 활용하여 수익성 및 자생력을 확보하고 있음을 확인하였다. 그러나 마을기업정책과 관련된 제도적 문제, 재정지원의 문제, 사후관리 문제 등의 측면에서 개선될 필요가 있다. 이를 해결하기 위한 정책적 시사점은 다음과 같다. 첫째, 마을기업의 지역자원 활용성과 재정지원 효율성을 동시에 증대시키기 위해서 마을기업의 신청자격을 엄격하게 제한할 필요가 있다. 둘째, 마을기업의 재정지원을 시설투자 등 하드웨어 중심에서 인력 양성, 사업컨설팅 등 소프트웨어 중심으로 전환시킬 필요가 있다. 마지막으로, 재정지원이 종료된 마을기업을 위해서 지역 내 대학과의 산학협력 네트워크 구축을 통한 지속가능한 존립기반의 모색이 요구된다.

• 한국지구물리탐사학회:학술대회논문집
• /
• 한국지구물리탐사학회 2004년도 정기총회 및 제6최 특별 심포지움
• /
• pp.49-69
• /
• 2004

문화재 발굴에 있어서 물리탐사의 중요한 역할중의 하나는 효율적이고도 체계적인 발굴을 위하여 지하 천부에 대한 정보를 제공함에 있다고 할 수 있다. 지표 레이다 탐사(GPR)는 지하 천부의 고분해능 영상을 제공하여 줄 수 있기 때문에 고고학 탐사에 있어서 중요한 물리탐사 방법 중의 하나로 인식된다. 역사유물은 지질구조와는 달리 일정한 방향성이 없이 매몰되어 있는 경우가 많으므로 근본적으로 2차원 탐사보다는 3차원 탐사가, 그리고 측선탐사보다는 면적탐사의 개념을 동원하여 탐사함이 바람직하다. 그러나 3차원 GPR 탐사는 매우 조밀하게 측선을 설정하고 대단히 많은 자료를 획득하여야 가능하므로 넓은 지역의 조사에 항상 적용하기란 현실적으로 매우 어렵다. 이와 같은 문제점을 극복하기 위해서는 효율적인 탐사방법을 고안함이 매우 중요하다. 이 연구에선 부여 가탑리 지역의 백제시대 유적지 발굴조사에 선행하여 3차원 GPR 탐사를 중심으로 한 물리탐사를 수행하였다. 조사의 1차적인 목적은 지하 하부 구조에 대한 고분해능 영상을 제공함으로써 계획된 유적발굴에 도움을 주고자 함에 있었다. 한편 고고학 발굴을 위한 효율적인 지하 영상화 방법을 제공하기 위하여, 다중 채널 안테나와 자동 측량 시스템을 채용한 GPR 자동연속탐사 시스템의 유적지발굴에 대한 효용성을 검증함에 그 부차적인 목적이 있었다. 자료측정의 효율성을 제고하기 위하여 미리 측선을 설정하지 않고 조사영역 내에서 임의의 방향으로 자료를 취득하는 개념을 채택하였다. 이와 같은 시스템을 이용하여 탐사한 결과, 2일 간에 걸친 현장 탐사 결과로써 약 $17,000 m^2$에 걸친 지역에 대한 3차원 탐사자료를 얻을 수 있었다. 또한 미리 측선을 설정하지 않고 자료를 획득하였음에도 불구하고, 전산처리 결과 획득한 지하 영상으로부터 경작지, 수로, 인공 구조물 또는 유물 등의 존재를 알려주는 이상대들을 정밀하게 파악할 수 있었다. 이 연구 사례를 통하여 3차원 GPR 탐사 또한 국부적인 이상대의 규명뿐만 아니라 광역적인 고고학 조사에도 다른 물리탐사와 마찬가지로 쉽게 활용될 수 있다는 결론을 얻을 수 있었다. 3차원 GPR 탐사가 향후 국내의 문화재 조사에 표준화된 탐사과정 중의 하나로써 적극 활용되길 기대한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.512-522
• /
• 2003

시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.

• 벤처창업연구
• /
• 제18권5호
• /
• pp.91-107
• /
• 2023

린 스타트업은 효율적인 기업 운영 방식을 의미하는 '린(lean)'과 창업 초기기업을 의미하는 '스타트업(startup)'을 결합해 만들어진 개념으로 창업 초기기업, 특히 소프트웨어 기반 스타트업의 실패 최소화 전략으로 자주 인용되고 있다. 본 연구는 초기스타트업 L사의 사례를 통하여 하드웨어·제조업 기업도 린 스타트업 방법론(LSM)을 유용하게 활용할 수 있음을 제시하고, 초기 스타트업이 LSM을 성공적으로 실천하기 위한 방안을 도출하였다. 이를 위해 LSM의 핵심 개념인 가설중심의 접근법, BML 피드백 순환, 최소요건제품(MVP) 및 피봇을 설명하고, 이를 바탕으로 LSM의 성공적인 실천 여부를 평가할 수 있는 기준을 도출한 후 동 기준을 중심으로 L사의 사례를 분석하였다. L사는 거동불편환자용 배변알리미 제품에서 출발하여, 영유아용 배변알리미를 거쳐, 최종적으로는 영유아용 스마트바틀을 주력 제품으로 사업을 확장하고 있는 스타트업이다. LSM의 관점에서 분석한 결과, L사는 창업 초기에는 창업 아이디어를 구체적인 고객 가치가설로 수립하지 못했고, 신속한 MVP실험을 통해 검증하는 데에도 실패하였으므로 만들기-측정-학습의 순환을 만들어내는데 실패하였다. 그러나 두 차례에 걸친 피봇을 통해 새로운 타겟 고객군과 고객 니즈를 개발하였고, 이를 최소의 노력과 시간을 들인 MVP로 반복적으로 실험함으로써 성공적인 비즈니스모델을 도출할 수 있었다. L사의 사례를 통해 사업초기에 반드시 고객-시장 검증 단계를 거쳐야 하며, 이는 스타트업의 시간과 자원이 낭비되지 않는 MVP 방식으로 진행되어야 함을 확인할 수 있었다. 또한 고객이 원하지 않는 제품이나 서비스는 기술적으로 우수하고 기능적으로 완성도가 높다 하더라도 과감히 포기하고 피봇할 필요성이 있음도 확인하였다. 마지막으로 린 스타트업 방법론이 소프트웨어 산업에 국한되지 않고, 기술기반 제조업에도 적용 가능함을 증명하였다. 본 연구의 결과는 향후 창업 초기기업이 실패를 최소화하고, 비즈니스모델 확립과 스케일업, 글로벌 진출에 이르는 과정을 가속화하기 위한 지침과 방법론으로 활용될 수 있을 것이다.

• 항공우주기술
• /
• 제4권2호
• /
• pp.21-26
• /
• 2005

전기체 구조시험 및 일반적인 구조시험과 관련된 시험장비는 유압 작동기를 제어하는 제어장치와 스트레인게이지 및 관련센서의 데이터를 수집할 수 있는 데이터 획득 장치로 구분될 수 있다. 비행체 구조 시험은 많은 수의 제어채널 및 데이터 획득 채널이 요구되며 채널 수의 증가에 따른 하드웨어의 자원도 많이 소요된다. 특히 많은 수의 제어채널을 가진 구조시험을 수행하여 오면서 하드웨어의 문제점들이 조금씩 나타나는 현상을 발견 할 수 있었는데 대부분의 경우 시험 장비의 교정 확인 방법을 통해서 해결할 수 있었다. 본 논문에서는 비행체 구조시험 장비(MTS Aero90)의 서보 제어 장치중의 일부인 다기능 입출력 프로세서(Multifunction Input Output Processor)와 로드셀 신호처리 보드(497.22 Dual DC Conditioner)에 대한 교정 확인 방법에 대하여 기술하였다.