Implementation of the AMBA AXI4 Bus interface for effective data transaction and optimized hardware design

효율적인 데이터 전송과 하드웨어 최적화를 위한 AMBA AXI4 BUS Interface 구현

  • Received : 2014.02.20
  • Accepted : 2014.05.02
  • Published : 2014.04.30

Abstract

Recently, the demand for high-integrated, low-powered, and high-powered SoC design has been increasing due to the multi-functionality and the miniaturization of digital devices and the high capacity of service informations. With the rapid evolution of the system, the required hardware performances have become diversified, the FPGA system has been increasingly adopted for the rapid verification, and SoC system using the FPGA and the ARM core for control has been growingly chosen. While the AXI bus is used in these kinds of systems in various ways, it is traditionally designed with AXI slave structure. In slave structure, there are problems with the CPU resources because CPU is continually involved in the data transfer and can't be used in other jobs, and with the decreased transmission efficiency because the time not used of AXI bus beomes longer. In this paper, an efficient AXI master interface is proposed to solve this problem. The simulation results show that the proposed system achieves reductions in the consumption clock by an average of 51.99% and in the slice by 31% and that the maximum operating frequency is increased to 107.84MHz by about 140%.

최근 디지털 기기의 다기능화, 휴대화 및 서비스 정보의 대용량화 등으로 인하여 고집적, 저전력, 고성능 SoC(System on Chip) 설계에 대한 요구가 점차 증가하고 있다. 시스템이 빠르게 발전함에 따라 요구되는 하드웨어 성능이 다양해지고 있으며 빠른 설계 확인을 위하여 FPGA(Field Programmabel Gate Array)를 채택하는 시스템이 증가되고 있는 추세이며 FPGA를 채택한 시스템에서는 FPGA와 제어하는 CPU인 ARM코어를 사용한 SoC 시스템이 늘어났다. 이러한 시스템에서 사용되는 AXI(Advanced eXtensible Interface) Bus는 여러 방법으로 이용되지만, 기존의 연구에서는 AXI Slave 구조로 설계가 되어 있다. Slave 구조에서는 CPU가 계속 데이터 전송에 관여하게 되어 자원을 다른 곳에 사용하지 못하는 문제와 AXI Bus가 사용되지 않는 시간이 길어서 전송효율이 떨어지는 문제가 있다. 본 논문에서는 이와 같은 문제를 해결하고자 AXI Master구조를 제안하고, Slave구조와 Master구조의 소모클럭과 합성결과를 비교한 결과, Master구조가 Slave구조에 비해 소모클럭은 51.99% 감소한 것을 확인하였으며, Slice는 31% 정도 감소하였다. 또한, 최대 동작주파수는 107.84MHz로써 약 140% 증가 되는 것을 확인하였다.

Keywords

References

  1. 서형선, 이서훈, 황선영 "AMBA 버스와 IP간의 통신을 위한 인터페이스 자동생성에 관한 연구," 한국통신학회논문지, Vol. 29, No. 4A, pp. 390-398, April 2004.
  2. Shaila S Math, Manjula R. B, S.S. Manvi, Paul Kaunds "Data transactions on system-on-chip bus using AXI4 protocol," 2011 International Conference on Recent Advancements in Electrical, Electronics and Control Engineering, pp. 423-427, December 2011.
  3. 이준섭, 정혜란, M. A. Ansari, 박성주 "AMBA AXI 기 반의 효율적인 SoC 테스트 제어기 설계," 대한전자공학회 2009년 SoC학술대회, pp. 146-149, May 2009.
  4. 이경호, 공진흥 "MPSoC 인터커넥션을위한 AXI 하I이브리드온칩버스구조설계," 전자공학회 논문지, Vol. 48, No. 8, pp. 33-44, August 2011.
  5. Santhoshi Yadav Pulicharla, V. Koteswara Rao "AMBA-AXI COMPLIANT MEMORY CONTROLLER," IJRRECS, pp. 316-321, August 2013.
  6. 정의봉, 송용호 "AMBA 기반 IP를 위한 온칩 네트워크 인터페이스 설계 및 구현," 대한전자공학회 전자 정보 통신 학술대회 논문집 (CEIC) 2005, pp. 285-288, December 2005.
  7. ARM, "AMBA AXI and ACE Protocol Specification," www.arm.com, December 2013.
  8. 김상돈, 이승은 "AMBA AHB 기반 SDRAM 컨트롤러 설계," 한국산업정보학회논문지, Vol. 18, No. 5, pp. 33-37, October 2013.
  9. 김현욱, 최대성, 조호상, 강봉순 "범용적인 사용을 위 한 AMBA AXI4 Bus Interface 설계," 한국신호처리시 스템학회 2013 하계 학술대회 논문집, pp. 116-118, July 2013.