Circuit Design Method to Solve the Processing Error and the Processing Speed Decreasing Problems in Multi-core Hardware In-the-Loop Simulation (Hardware In-the-Loop Simulation의 다중 코어 연산시 발생할 수 있는 연산 오류 및 연산속도 저하를 해결하기 위한 회로 구성 기법 제안)
-
- Proceedings of the KIPE Conference
- /
- 2020.08a
- /
- pp.421-422
- /
- 2020