• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제12권2호
• /
• pp.727-746
• /
• 2018

The hash function RIPEMD-160 is a worldwide ISO/IEC standard and the hash function HAS-160 is the Korean hash standard and is widely used in Korea. On the basis of differential meet-in-the-middle attack and biclique technique, a preimage attack on 34-step RIPEMD-160 with message padding and a pseudo-preimage attack on 71-step HAS-160 without message padding are proposed. The former is the first preimage attack from the first step, the latter increases the best pseudo-preimage attack from the first step by 5 steps. Furthermore, we locate the linear spaces in another message words and exchange the bicliques construction process and the mask vector search process. A preimage attack on 35-step RIPEMD-160 and a preimage attack on 71-step HAS-160 are presented. Both of the attacks are from the intermediate step and satisfy the message padding. They improve the best preimage attacks from the intermediate step on step-reduced RIPEMD-160 and HAS-160 by 4 and 3 steps respectively. As far as we know, they are the best preimage and pseudo-preimage attacks on step-reduced RIPEMD-160 and HAS-160 respectively in terms of number of steps.

• 한국정보통신학회논문지
• /
• 제16권5호
• /
• pp.1015-1022
• /
• 2012

본 논문에서는 MD5 및 HAS-160 해쉬 알고리즘을 통합한 하드웨어 설계에 대해 다룬다. MD5와 HAS-160 해쉬 알고리즘은 임의의 길이를 갖는 메시지를 512비트의 메시지 블록 단위로 처리하여 고정된 길이의 해쉬 코드를 출력한다. MD5의 해쉬 코드는 128비트이며, HAS-160 해쉬 코드는 160비트이다. 설계된 통합 해쉬 코어는 HAS-160코어와 비교하여 32%의 슬라이스를 추가적으로 사용하지만, 고정된 메시지 버퍼 공간만을 사용한다. 단계당 1클럭에 수행되는 통합 해쉬 코어는 92MHz에서 동작하며, MD5 모드에서는 724Mbps로 HAS-160 모드에서는 581Mbps의 속도로 메시지를 다이제스트(Digest)하는 성능을 갖는다. 본 논문의 통합 해쉬 코어는 전자상거래, 데이터 무결성, 디지털 서명 등의 분야에서 응용이 가능할 것으로 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.913-916
• /
• 2009

본 논문에서는 한국형 표준 해쉬 알고리듬인 HAS-160을 구현하는 프로세서를 설계하였다. 각 단계연산에 사용되는 4개의 가산기는 연산성능을 높이기 위해 5:3 및 3:2 캐리보존 가산기(carry-save adder)와 캐리선택가산기(carry-select adder)의 혼합구조를 사용하였다. 설계된 HAS-160 프로세서는 512 비트 메시지로부터 160 비트의 해쉬코드를 생성하는데 82 클록주기가 소요되며, 50 MHz@3.3-V로 동작하는 경우 312 Mbps의 성능을 나타낸다. $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 17,600개의 게이트로 구현되었다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.715-722
• /
• 2010

임의의 길이의 메시지를 160 비트의 해쉬(hash) 코드로 압축하는 한국형 해쉬 알고리듬 표준 HAS-160의 하드웨어 구현에 대해 기술한다. 저면적 구현과 고속 연산을 위해 단계연산 회로를 5:3 및 3:2 캐리보존 가산기(carry-save adder)와 캐리선택 가산기(carry-select adder)의 혼합구조를 사용하여 설계하였다. 512 비트 메시지 블록으로부터 160 비트의 해쉬코드를 생성하는데 82 클록주기가 소요되며, 50 MHz@3.3-V로 동작하는 경우 312 Mbps의 성능을 나타낸다. 설계된 HAS-160 프로세서는 FPGA 구현을 통해 기능을 검증하였으며, 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 17,600개의 게이트와 약 $1\;mm^2$의 면적으로 구현되었다.

• 정보보호학회논문지
• /
• 제25권6호
• /
• pp.1327-1339
• /
• 2015

본 논문은 마이크로소프트사의 CAPI를 대체하는 CNG의 구조와 특징, 프로그래밍 기법에 대해 알아보고, 국산 암호 알고리즘 중 HAS-160을 지원하기 위한 해쉬 공급자를 구현하였으며, CNG의 확장성에 대하여 구현결과를 기반으로 다양한 각도에서 분석하고, 이에 대한 커스터마이징 전략에 대해 제안하였다. 구현된 HAS-160 해쉬 공급자를 비롯해 CNG에 대한 기본적인 분석결과는 국산 암호 알고리즘의 비스타 환경에 적용하기 위한 방안으로 활용될 것으로 예상되며, CNG가 아직 갖추지 못한 안전한 배포 방안에 대해 향후 연구할 예정이다.

• 정보보호학회논문지
• /
• 제20권2호
• /
• pp.3-14
• /
• 2010

본 논문에서는 ARIRANG, HAS-160, PKC98-Hash의 단계-축소 버전에 대한 역상공격 결과를 소개한다. 이 공격에는 Aoki와 Sasaki가 SHA-0와 SHA-1의 단계-축소 버전을 공격하는데 이용한 chunk 검색 방법이 응용되었다. 본 논문에서 소개하는 공격 알고리즘들은 각각 ARIRANG, HAS-160, PKC98-Hash의 35단계, 65단계, 80단계에 대하여 전수조사보다 빠른시간내에 역상을 찾는다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 춘계학술발표논문집(상)
• /
• pp.44-48
• /
• 2002

본 논문에서는 한국형 디지털 서명 표준인 KCDSA에서 사용할 목적으로 개발된 국내 해쉬 함수 표준인 HAS-160 알고리즘을 VLSI 설계하였다. 하나의 단계연산을 하나의 클럭에 동작하고 단계연산의 핵심이 되는 4개의 직렬 2/sup 3/ 모듈러 가산기를 CSA(Carry Save Adder)로 구현하여 캐리 전파시간을 최소로 하고 HAS-160 해쉬 알고리즘의 특징인 메시지 추가생성을 사전에 계산하여 지연시간을 줄이는 설계를 하였다. 설계된 해쉬 프로세서를 0.25 urn CMOS 스탠다드 셀 라이브러리에서 합성한 결과 총 게이트 수는 약 21,000개이고 최대 지연 시간은 5.71 ns로 최대 동작주파수 약 175 MHz서 약 1,093 Mbps의 성능을 얻을 수 있었다.

• Journal of information and communication convergence engineering
• /
• 제3권4호
• /
• pp.205-208
• /
• 2005

This paper is about the hardware implementation of the Hash algorithm, HAS-160, which is widely used for Internet security and authentication. VHDL modeling was used for its realization and the operation speed has been increased by the optimized scheduling of the operations required for step operations.

• 한국통신학회논문지
• /
• 제27권1C호
• /
• pp.112-121
• /
• 2002

본 논문에서는 미국과 한국의 해쉬 함수 표준인 SHA-1과 HAS-160 해쉬 알고리즘, 그리고 SHA-1을 이용한 의사 난수 발생기를 구현한 프로세서를 설계하였다. SHA-1과 HAS-160이 동일한 단계 연산을 가지므로, 한 단계 연산만을 구현하여 공유함으로써 하드웨어 리소스를 감소시켰다. 그리고 메시지 변수의 사전 계산과 단계 연산을 두 단계의 파이프라인 구조로 구현함으로써 한 개의 클럭으로 한 단계 연산을 수행하는 방식보다 최장지연경로는 1/2로 줄고, 총 단계 연산에 필요한 클럭 수는 하나만 증가하므로 성능은 약 2배 향상되었다. 그 결과, 설계한 해쉬 프로세서는 삼성 0.5 um CMOS 스탠다드 셀 라이브러리를 근거로 산출할 때, 100 MHz의 동작 주파수에서 약 624 Mbps의 성능을 얻을 수 있다. 그리고 의사 난수 발생기로 사용될 때는 약 195 Mbps의 난수 발생 성능을 가진다. 이러한 성능은 지금까지 상용화된 국내외의 어느 해쉬 프로세서보다 빠른 처리 시간을 가지는 것으로 판단된다.

• 에너지공학
• /
• 제23권4호
• /
• pp.1-8
• /
• 2014

본 연구에서 세계 환경오염 지정유해물질을 함유한 납축전지와 니켈 카드뮴(Ni-Cd) 축전지를 대체할 수 있는 대용량 니켈 금속수소(Ni-MH) 축전지를 이용하여, 디젤발전기 시동을 걸기위해 80Ah 전지를 병렬로 연결하여 160Ah의 Ni-MH 축전지를 제작하였다. 160Ah 전지에 적합한 전극을 개발하기 위하여 3성분계의 전해질 조성이 요구되었으며, 그 후, 고율방전을 평가하였다. 음극 성능의 개선을 위하여, Zn을 첨가하였다. 160Ah급 축전지로 디젤발전기의 시동을 위한 다양한 실험을 통하여 평가를 하였으며, 최종적으로 디젤발전기의 시동이 가능함을 확인하였다.