• 방송공학회논문지
• /
• 제24권1호
• /
• pp.164-181
• /
• 2019

본 논문에서는 홀로그램 데이터를 효과적으로 압축하기 위한 디지털 홀로그래픽 데이터 코덱 기술 분석 및 개발을 소개한다. 먼저, JPEG Pleno에서 제공하는 홀로그램 표준 데이터세트의 생성방법과 데이터의 특성을 소개한다. 이산 웨이블릿 변환과 이산 코사인 변환을 이용하여 홀로그램 생성방법에 따른 에너지 집중도를 분석한다. 균일 양자화와 비균일 양자화를 적용시켜 홀로그램 생성방법에 따른 양자화 효율을 분석한다. 변환과 양자화 실험을 통해 홀로그램 생성방법에 맞는 변환기법 양자화방법을 제시한다. 마지막으로, 표준 압축 코덱인 JPEG, JPEG2000, AVC/H.264, HEVC/H.265를 이용해 홀로그램을 압축하고 그 결과를 분석한다.

• 방송공학회논문지
• /
• 제17권5호
• /
• pp.725-733
• /
• 2012

ITU-T VCEG과 ISO/IEC MPEG은 공동으로 JCT-VC(Joint Collaborative Team on Video Coding) 를 구성하여 차세대 비디오 코덱 HEVC(High Efficiency Video Coding)에 대한 표준화를 진행하고 있다. 차세대 비디오 코덱 HEVC는 H.264/AVC 표준보다 높은 압축률을 보이나, 매우 높은 인코더 계산 복잡도를 가지고 있다. HEVC 인코더의 계산 복잡도를 줄이기 위해서 이 논문에서는 고속 예측단위 결정방법을 제안한다. 제안된 고속 예측단위 결정방법은 현재 prediction unit의 양자화 된 0이 아닌 변환계수가 없으면 남은 prediction unit의 부호화를 생략하여 부호화 시간을 줄이는 방법이다. 제안된 방법은 인코더 계산 복잡도를 HM6.0대비 약 50.3%정도 향상시키나 동일한 수준의 코딩 효율을 유지한다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.1-9
• /
• 2015

본 논문은 4K-UHD 영상 크기를 지원하는 실시간 통합 복호기용 부화소 보간 회로를 제안한다. 제안하는 통합부화소 보간 회로는 H.264, MPEG-4, VC-1과 새로운 동영상 압축 표준인 HEVC를 지원한다. 회로의 면적을 줄이기 위해 각 표준에 해당하는 보간 알고리즘의 공통되는 부분을 공유하였다. 또한 회로의 저면적과 성능의 최적화를 위해 중간 버퍼를 효율적으로 사용하였다. 제안하는 통합 부화소 보간 회로를 130nm 표준 셀 라이브러리를 이용하여 합성한 결과, 회로의 크기는 122,564 게이트이고, 최대 동작 주파수 200MHz에서 4K-UHD 영상을 초당 35~86 프레임 속도로 처리한다. 따라서 제안하는 회로는 4K-UHD 영상을 실시간으로 처리할 수 있다.

• 대한전자공학회논문지SP
• /
• 제46권5호
• /
• pp.151-161
• /
• 2009

Audio Video Standard (AVS)는 중국내의 멀티미디어 응용기기를 위해 개발된 오디오/비디오 압축 표준이다. AVS는 표준화 코덱 중 성능이 가장 우수한 것으로 알려진 H.264/AVC에 비해 낮은 복잡도의 비디오 알고리즘을 사용하면서도 비슷한 RD 성능을 보인다. AVS 비디오 코덱은 VGA급 이상의 영상을 타겟으로 하기 때문에 큰 해상도에서 압축효율이 좋은 $8{\times}8$ 단위 블록의 예측 및 변환 알고리즘을 사용한다. 현재 중국에서 IPTV 및 모바일 애플리케이션을 위한 코덱으로 AVS를 사용하는 비중이 높아지고 있어 국내의 기업 및 연구소에서도 AVS를 위한 애플리케이션 및 칩 개발을 위한 연구가 진행되고 있다. 본 연구에서는 AVS 비디오 복호화기 알고리즘을 분석하고 이를 바탕으로 하여 불필요한 메모리 연산이 없도록 AVS 비디오 복호화기를 구현하고 이를 TI의 Davinci EVM보드에서 최적화하였다. 또한, 제안한 복호화기에 고속의 VLD 알고리즘을 적용하고 linear assembly로 디블록킹 필터를 구현하는 등 DSP에 적합하도록 최적화를 진행하였다. 이를 통해 AVS의 참조 소프트웨어인 RM 5.2J 복호화기와 비교하여 $500%{\sim}700%$의 복호 속도 향상을 이루었다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제20권11호
• /
• pp.604-609
• /
• 2014

미디어 플레이어에서의 디코딩 과정은 많은 연산을 필요로 하며, CPU로부터 높은 소비전력을 초래한다. 디코딩 연산을 줄이는 것은 CPU 소비 전력을 감소시킬 수 있지만 사용자로부터 비디오 품질을 저하시키게 된다. 본 논문에서는 H.264의 품질 확장성을 이용하여 새로운 CPU 전력 관리 기법을 제안한다. 첫째, VQM(Video Quality Metric)을 사용하여 계층적 비디오 코딩의 서로 다른 양자화 인자를 고려한 새로운 비디오 품질 모델을 제안한다. 그리고 이전 디코딩 시간과 프레임 크기를 선택적으로 융합한 디코딩 시간 예측기법에 기반한 새로운 동적 전압 기법을 제안한다. 최신 스마트폰에서 구현하였고, 사용자 테스트를 수행하였다. 제안한 기법을 실제 측정에 적용하였을 때 리눅스 동적 전압 및 주파수 조절(DVFS) 거버너에 비해 34%의 에너지 감소를 보였고 사용자 테스트를 통해 실험 영상의 품질 하락을 사용자는 인지하지 못하거나 용인될 수 있음을 확인하였다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.141-146
• /
• 2016

HEVC/H.265는 ITU-T SG 16 WP와 ISO/IEC JTC 1/SC29/WG 11에서 제안된 가장 최근의 비디오 코딩 표준안이다. H.265에서 영상은 연속된 코딩 트리 유닛(CTU)들로 나누어지고, CTU는 다양한 지역적 특성을 받아들이기 위해 다수의 코딩 유닛(CU)들로 나누어진다. H.265의 코딩 효율은 이전 표준인 H.264/AVC와 비교하면 약 2배 정도 우수하나 확장된 CU와 변환블록(Transform)의 크기가 증가함에 따라 인코더 내에서 예측 (Prediction), 모드결정 (Mode decision) 그리고 복원(Reconstruction) 블록의 하드웨어 크기가 이전 표준과 비교하여 4배 정도 증가하는 문제점이 있다. 본 논문에서는 이러한 문제점을 해결하기 위하여 인코더 내에서 복잡도가 가장 큰 Prediction/Mode Decision/Reconstruction (PMR) 블록에 대하여 코딩효율(PSNR)을 저하시키지 않는 범위 내에서 하드웨어 복잡도를 줄이기 위한 새로운 구조를 제안한다. 복잡도가 감소된 하드웨어를 이용하면 전체 비디오 인코더의 사이즈를 줄일 수 있으며, Full-HD 영상에 대하여 300 Mhz의 클록 주파수와 60 fps의 프레임율로 동작한다. 테스트 영상에 대하여 PMR 예측 블록에서 Bjøntegaard Delta (BD) 비트율의 증가는 평균 30 % 이며, PMR 블록의 전체 게이트 수는 약 1.8 M 이다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2010년도 추계학술대회
• /
• pp.14-17
• /
• 2010

최근 3차원 영상 컨텐츠와 디스플레이의 증가에 따라 지상파 방송사들의 3차원 텔레비전(3DTV) 방송을 위한 준비가 시작되고 있다. 하지만 현재 지상파 방송사들이 비디오 전송을 위하여 사용하고 있는 약 18Mbps의 대역폭 제한 내에서는 고화질의 3차원 스테레오스코픽 영상을 전송하는 데 한계가 있다. 따라서 보다 고화질의 3D 영상 방송 서비스를 제공하는 동시에, 기존 2DTV 시청자를 위한 호환성을 유지하기 위하여 좌영상은 현재 지상파 방송에서 채택하고 있는 MPEG-2 기반, 그리고 우영상은 보다 압축 효율이 높은 H.264/AVC 기반의 비디오 압축 및 전송 시스템이 고려되고 있다. 본 연구에서는 이러한 지상파 3DTV 방송 조건 하에서, 이종 부호화기에서 산출되는 비트스트림의 양을 대역폭 제한에 맞게 조절하는 합동 비트율 제어 방법을 제안한다. 제안하는 합동 비트율 제어 방법은 H.264/AVC의 비트율 제어 방법인 이차 율-양자화 모델(quadratic rate-quantization model)을 MPEG-2 부호화 과정 내에 구현하여 압축된 두 비디오 비트스트림의 합이 대역폭 조건을 충족시키면서 화질왜곡을 최소화하는 양자화계수를 계산하도록 설계 되었다. 또한 좌영상과 우영상의 화질의 차이가 일정하게 유지되도록 최적화 문제에서 제약식을 추가하여 양자화계수를 계산하였다. 실험결과 제안한 지상파 스테레오스코픽 3DTV를 위한 합동 비트율 제어 알고리듬은 목표 비트율을 맞추는 동시에, MPEG-2 및 H.264/AVC의 기존 비트율 제어 알고리듬 방법에 비하여 좌/우 영상의 평균 화질 합은 비슷한 수준을 나타내었고, 화질 절대차의 평균 및 변동은 큰 수준으로 감소시켰다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.145-155
• /
• 2013

본 연구에서는 8K UHD($7680{\times}4320$) 영상을 실시간 부호화하기 위한 $4{\times}4$ 블록 부화소 움직임추정기를 제안한다. 연산처리성능을 향상시키기 위해 보간 연산을 $4{\times}4$ 블록 단위로 병렬화시켰으며, 병렬 보간 연산에서 필요한 메모리 대역폭을 확장하기 위해 $10{\times}10$개의 메모리 어레이를 가진 2D 캐쉬 버퍼 구조를 설계하였다. 그리고 2D 캐쉬 버퍼는 검색영역 간 재사용 기법을 적용하여 참조화소의 중복저장을 최소화하였으며, $4{\times}4$ 블록 병렬 보간 필터는 3단(수평 수직 1/2부화소, 대각선 1/2부화소, 1/4부화소) 평면 보간 연산 파이프라인 구조로 설계하여 연산회로를 고속화시켰다. 0.13um 공정에서 시뮬레이션한 결과, 436.5K게이트의 $4{\times}4$ 블록 부화소 움직임추정기는 동작주파수 187MHz에서 8K UHD급 동영상을 초당 30프레임으로 실시간 처리하는 성능을 보였다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.53-60
• /
• 2009

H.264/AVC 코덱에 사용되는 움직임 추정은 다중 참조 프레임과 다양한 가변 블록을 이용하기 때문에 복잡하고 많은 연산을 필요로 한다. 본 논문에서는 이러한 문제를 해결하기 위해 다중 참조 프레임 선택, 블록 매칭, 블록 모드 결정, 움직임 벡터예측을 고속으로 처리하는 방법을 바탕으로 동작 속도가 빠른 정수 화소 움직임 추정 회로 구조를 제안한다. 또한 부화소 움직임 추정을 위한 고성능 보간 회로 구조도 제안한다. 제안한 회로는 Verilog HDL을 이용하여 RTL로 기술하였고, 130nm 표준 셀 라이브러리를 이용하여 합성하였다. 정수 화소 움직임 추정 회로는 77,600 게이트와 4개의 $32\times8\times32$-비트 듀얼-포트 SRAM으로 구현되었고 최대 동작 주파수는 161MHz이며 D1(720$\times$480)급 칼라 영상을 1초에 51장 까지 처리할 수 있다. 부화소 움직임 추정 회로는 22,478 게이트로 구현되었고 최대 동작주파수 200MHz에서 1080HD(1,920$\times$1,088)급 칼라 영상을 1초에 69장 까지 처리할 수 있다.

• 방송공학회논문지
• /
• 제13권3호
• /
• pp.310-318
• /
• 2008

H.264/AVC는 각 매크로블록에 대해서 최적의 부호화 모드와 참조 프레임을 결정해 주는 RDO (Rate-Distortion Optimization) 기법을 사용하여 기존의 비디오 압축 표준보다 더 좋은 부호화 효율을 얻고 있다. 하지만, RDO 기법은 하나의 매크로블록 모드를 결정할 때마다, 다양한 블록 타입의 화면내 (Intra) 예측을 수행하고 화면간 (Inter) 예측에 대해서도 1/4 화소까지 고려하는 움직임 추정(Motion Estimation)을 수행한 후 발생되는 비트까지 고려하여 최적의 모드를 결정하기 때문에 부호화기의 복잡도가 매우 큰 문제점이 있다. 따라서 영상의 객관적 화질은 유지하면서 부호화기의 복잡도를 낮추기 위한 많은 고속 알고리즘들이 제안되었고 연구 중에 있다. 본 논문에서는, 역 트리 구조의 경계 방향 예측 알고리즘을 이용한 고속 화면내 모드 결정 기법을 제안한다. 제안된 방법은 $4{\times}4$ 블록의 지역 경계 정보를 이용하여 해당 블록의 DE (Dominant Edge)를 찾아내고 DE에 상응하는 화면내 모드를 이용하여 RDO를 수행한다 $8{\times}8$ 블록 (또는 $16{\times}16$ 블록)의 DE는 이전 단계 4개의 $4{\times}4$ 블록 (또는 $8{\times}8$ 블록) DE들로부터 계산되고, 이 단계에서의 RDO 또한 DE에 상응하는 화면내 모드를 이용한다. 실험결과 제안 방법은 화면내 부호화에 사용되는 후보 모드의 수를 줄임으로써 JM12.2와 비교하여 화면내 부호화 시간을 평균 64% 단축시킬 수 있었다.