• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.91-95
• /
• 2003

In this work, we have designed Gilbert cell downconversion mixer using 0.25um Anam CMOS process, we also have analyzed Conversion gain and IIP3 using Taylor series in our own unique way. Especially, bulk terminal is used as LO( Local Oscillator) input for reduction of power consumption and supply voltage. Supply voltage used in this design is lower than 1.8V and core current is less than 500uA. The simulation experiments showed that the conversion gain, IIP3, and power consumption were -1dB, 4.46dBm, and 0.8mW, respectively.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.764-768
• /
• 2002

본 논문에서는 (주)타키오닉스의 SiGe HBT 공정을 이용하여 double balanced Gilbert cell down conversion MMIC mixer를 구현한 결과를 제시하고, 이를 통해 RFIC 설계용 SiGe HBT 파운드리의 정확성과 신뢰성을 평가하였다. 제작된 Mixer는 3 V 동작 전압에서 10 mA의 전류를 소모하며, 2 GHz의 주파수 대역에서 17 dB의 Conversion Gain과 9.8 dB NF, -4.2 dBm Output 1 dB Compression Point, -27 dEc의 RF-IF Isolation의 특성을 나타내었으며 우수한 50 $\Omega$ 입. 출력 정합 특성을 갖는다. 시뮬레이션 결과와 측정결과는 거의 유사한 특성을 가지며, 이를 통해 SiGe HBT 모델 라이브러리의 정확성과 공정의 재현성을 검증할 수 있었다.

• The Journal of the Acoustical Society of Korea
• /
• 제18권3E호
• /
• pp.44-48
• /
• 1999

The CMOS four-quadrant analog multiplier for low-voltage low-power applications are presented in this thesis. The circuit approach is based on the characteristic of the LV (Low-Voltage) composite transistor which is one of the useful analog building block. SPICE simulations are carried out to examine the performances of the designed multiplier. Simulation results are obtained by 0.6㎛ CMOS parameters with 2V power supply. The basic configuration of the multiplier is the CMOS Gilbert cell with two LV composite transistors. The linear input range of the multiplier is over ±0.4V with a linearity error of less than 1.3%. The measured -3dB bandwidth is 288MHz and the power dissipation is 255 ㎼.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.77-81
• /
• 2002

This paper demonstrates a CMOS downconversion mixer for 2.4GHz ISM band applications. The mixer, implemented in a 0.18um CMOS process, is based on the CMOS Gilbert Cell mixer, With a 2.5GHz local oscillator and a 2.45GHz RF input, the measurement results exhibit power conversion gam of -6dB, IIP3 of -6dBm, input $P_{-1dB}$ of -15 dBm, and power dissipation in mixer core of 2.7 mW with 0㏈m LO power and 1.8V supply voltage.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.391-395
• /
• 2003

In this work, we have designed Gilbert cell downconversion mixer using 0.25um Anam CMOS process, we also have analyzed Conversion gain and IIP3 using Taylor series in our own unique way. Especially, bulk terminal is used as LO( Local Oscillator) input for reduction of power consumption and supply voltage. Supply voltage used in this design is lower than 1.8V and core current is less than 500uA. The simulation experiments showed that the conversion gain, IIP3, and power consumption were -1 dB, 4.46dBm, and 0.8mW, respectively.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1269-1276
• /
• 2005

본 연구에서는 RF 수신단에 적용할 수 있는 직접 변환 방식의 주파수 혼합기를 설계하였다. 직접 변환 방식의 주파수 혼합기는 기존의 헤테로다인 방식에 비해 고집적화가 가능하고 저전력 및 저가의 설계가 가능한 구조이다. 제안된 주파수 혼합기는 $0.35{\mu}m$ CMOS 공정을 이용한 2.4GHz대에서 동작하는 RF CMOS 주파수 혼합기로써, HSPICE를 이용하여 시뮬레이션 하였고, 레이아웃은 멘토사의 IC Station을 이용하여 수행하였다. 기본 single-balanced Gilbert Cell의 출력단에 추가 변환을 수행하였고, 각 변환단의 전달 컨덕턴스 값을 조절하여 결과적으로 출력단에 나타나는 2차 혼변조 성분이 differential 출력에 의해 충분히 개선되도록 하였다. 3.3V의 공급전압으로 29dB의 높은 전압이득을 얻었고 3.5mA의 전류소모가 발생하였다. 2차 혼변조 성분을 줄이기 위한 구조적인 변화를 통해 63dBm의 IIP2 값을 얻었다.

• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.1849-1860
• /
• 1994

본 논문은 비정질 회토류 천이 급속 박막내에서의 자벽 역학(Magnetic domain wall dynamics)을 란다우 리프쉬츠 길버트 (Landau Lifshitz Gilbert) 방정식을 이용한 수치적 해석을 수행하여 연구하였다. 박막을 이차원 정방형 격자($30\times30$)로 나누고, 각 격자 셀(Cell)에 쌍극자간 존재한다고 상정하여, 이들 쌍극자간의 상호 교환 작용과 자기 이방성, 외부 인가 자계, 그리고 감자계의 영향이 고려되었다. 단축 자기 이방성이 존재하고 역방향의 자화가 존재한다고 가정된 상태에서 자벽이 형성되는 시간과 자벽의 두께를 알아보았다. 또한 외부 자계의 인가에 따른 자벽 이동을 연구하였다. 시뮬레이션 결과, 감자계를 고려했을 때 자벽 형성 시간이 상당히 빨라졌고, 평균 자벽의 이동도(Mobility)는 약간 증가되었다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2008년도 정보통신설비 학술대회
• /
• pp.414-417
• /
• 2008

This paper presents the design and analysis of 2.45GHz Low-IF Mixer using CMOS 0.18um. The Mixer is implemented by using the Gilbert-type configuration, current bleeding technique, and the resonating technique for the tail capacitance. And the design of this Double Balance Mixer is based on its lineaity since it is important in the interference cancellation system. The low flicker noise mixer is implemented by incorporating a double balanced Gilber-type configuration, the RF leakage-less current bleeding technique, and Cp resonating technique. The proposed mixer has a simulated conversion gain of 16dB a simulated IIP3 of -3.3dBm and P1dB is -19dBm. A simulated noise figure of 6.9dB at l0MHz and a flicker corner frequency of 510kHz while consuming only 10.65mW od DC power. The layout of Mixer for one-chip design in a 0.18-um TSMC process has 0.474mm$\times$0.39 mm size.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.531-532
• /
• 2008

In this paper, we present the comparison of the CMOS Double-Balanced Mixer for WLAN applications using the tail current source and not using it at the same current. The mixers are derived from the Gilbert cell mixer and have been simulated by using TSMC $0.18{\mu}m$ RF CMOS technology.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(5)
• /
• pp.61-64
• /
• 2000

This paper describes a RF Down-Conversion Mixer for mobile communication systems. This circuit achieves low voltage operation and low power consumption by reducing stacked devices of conventional gilbert cell mixer. In order to reduce stacked devices, we use source-follower structure. The proposed RF Down-Conversion mixer operates up to 1.85GHz at 1.5V power supply with 0.25um CMOS technology and consumes 2.2mA.