• 한국통신학회논문지
• /
• 제37B권9호
• /
• pp.814-821
• /
• 2012

본 논문에서는 하드웨어 기반의 플로우 수락 제어 알고리즘(FAC)을 이용하여 실시간 플로우 관리가 가능한 네트워크 프로세서인 옴니플로우 프로세서를 제안한다. 옴니플로우 프로세서는 플로우 연결 설정 및 해제를 실시간으로 처리하므로 플로우 업데이트 주기를 짧게 설정할 수 있고, 이 주기 내에 입력되지 않는 패킷들이 속하는 플로우의 연결을 해제함으로써 실제 유효한 플로우만을 효율적으로 관리할 수 있다. 그러므로 FAC를 통해 TCP 뿐만 아니라 UDP 응용서비스의 전송 신뢰성을 높힐 수 있다. 이 프로세서는 65nm CMOS 공정에 의해 총 2천5백만 게이트 용량의 칩으로 제작되었으며, 패킷 처리를 위한 32개의 RISC 코어를 이용하여 최대 동작 주파수가 555MHz 일 때 40Gb/s의 처리 성능을 갖는다.

• 한국전기전자재료학회논문지
• /
• 제18권4호
• /
• pp.285-296
• /
• 2005

Reduced pressure chemical vapor deposition technology has been used to study SiGe heterostructure epitaxy and device issues, including SiGe relaxed buffers, proper control of Ge component and crystalline defects, two dimensional delta doping, and their influence on electrical properties of devices. From experiments, 2D profiles of B and P presented FWHM of 5 nm and 20 nm, respectively, and doses in 5×10/sup 11/ ∼ 3×10/sup 14/ ㎝/sup -2/ range. The results could be employed to fabricate SiGe/Si heterostructure field effect transistors with both Schottky contact and MOS structure for gate electrodes. I-V characteristics of 2D P-doped HFETs revealed normal behavior except the detrimental effect of crystalline defects created at SiGe/Si interfaces due to stress relaxation. On the contrary, sharp B-doping technology resulted in significant improvement in DC performance by 20-30 ％ in transconductance and short channel effect of SiGe HMOS. High peak concentration and mobility in 2D-doped SiGe heterostructures accompanied by remarkable improvements of electrical property illustrate feasible use for nano-sale FETs and integrated circuits for radio frequency wireless communication in particular.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 D
• /
• pp.781-783
• /
• 2000

1bit full adder have 3 input (including carry_in) and 2 outputs(Sum and Carry_out). Because of 1 bit full adder's propagation delay. We usually use 4-bit binary full adder with fast carry, 74LS283. The 74LS283 is positive logic circuit chip. But the logic function of binary adder is symmetrical, so it can be possible to use it not only positive logic but also the negative logic. This thesis use symmetrical property. such as $C_{i+1}(\bar{a_i}\bar{b_i}\bar{c_i})=C_{i+1}{\bar}(a_i,\;b_i,\;c_i)$ and $S_i(\bar{a_i}\bar{b_i}\bar{c_i})=\bar{S_i}(a_i,\;b_i,\;c_i)$. And prove this property with logic operation. Using these property, the 74LS283 adder is possile as the negation logic circuit. It's very useful to use the chip in negative logic. because many system chip is negative logic circuit. for example when we have negative logic chip with 74LS283. we don't need any not gate for 74LS283 input, and just use output of adder(74LS283) as the negation of original output.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.79-84
• /
• 2006

본 논문에서는 저전력 휴대 멀티미디어 SoC를 위한 새로운 H.264 디블록킹 필터를 제안하였다. H.264 디블록킹 필터는 처리되는 화소값의 차이가 어떤 특정 조건을 만족하면 필터링의 일부 또는 전부를 수행하지 않아도 된다. 더욱이 양자화 계수값이 16 미만일 때에는 필터링 전체를 수행하지 않아도 된다. 이러한 특성을 이용하면 동작중에 디블록킹 필터 전체 또는 일부분을 가동 중단시킴으로서 전력 소모를 크게 줄일 수 있다. 제안하는 디블록킹 필터는 간단한 제어 회로를 사용하여 블록의 일부 또는 전부를 가동 중단시킬 수 있으며, 단일 하드웨어로 수평방향 필터링과 수직방향 필터링을 동시에 수행할 수 있다. 제안하는 저전력 디블록킹 필터는 $0.35{\mu}m$ 표준 셀 라이브러리 공정을 사용하여 실리콘 칩으로 구현되었다. 게이트 수는 약 20,000 게이트, 최대 동작 주파수는 108MHz, 최대 처리능력은 CCIR601 형식에서 30 frame/s이다.

• 한국해양공학회지
• /
• 제28권2호
• /
• pp.160-166
• /
• 2014

Because of industrial development, industrial facilities are becoming more complex and diversified. Plant industries are focused on productivity improvement, cost reduction, and product uniformity by simplifying production processes using automated control. Furthermore, plant industries require higher pressures and temperatures to improve energy efficiency. For this reason, the valves used in plants are operated under harsh conditions. Globe valves and gate valves are mainly used for high pressure these days. However, these valves have various problems, including low maintainability and high cost, due to structural problems. Therefore, butterfly and ball valve applications are increasing in industrial plants. This paper suggests a quadruple-offset butterfly valve that is applicable to bi-direction use, and the principle design parameters are suggested. The selected design parameters are an eccentric flange center line and shaft centerline(Offset 1), an eccentric seat centerline and disc shaft centerline(Offset 2), the angle between the flange centerline and seat wedge angle(Offset 3), the angle between the vertical direction of the disc shaft centerline and seat centerline(Offset 4), and the seat engagement angle. To analyze the interaction effect of the design parameters, ANOM and ANOVA were performed with an orthogonal array. The parameters were found to have effects in the following order: Offset 2, Offset 1, engagement angle, Offset 3, and Offset 4. The interaction between the parameters was insignificant.

• 한국지능시스템학회논문지
• /
• 제11권5호
• /
• pp.426-432
• /
• 2001

본 논문은 진화형 하드웨어를 이용하여 생물의 정보처리 시스템인 셀룰라 오토마타 신경망의 구현에 관한 연구이다. 셀룰라 오토마타 신경망은 진화 및 발생을 기반으로 한 신경망 모델이다. 진화는 다양성을 주요 근원을 제공하는 돌연변이 및 재 조합 비율에 의하여 비결정론이며, 발생은 결정론 적이며 지역적인 무리현상을 따른다. 셀룰라 오토마타 신경망은 셀룰라 오토마타에 의해 신경망 내부의 각 셀의 상태를 발생시키고, 초기 셀을 유전자 알고리즘의 개체로 간주하여 초기 셀이 진화 알고리즘을 통해 진화함으로써 신경망이 진화하는 시스템이다. 본 논문은 이 시스템을 진화형 하드웨어 이용하여 하드웨어로 구현하였다. 진화형 하드웨어는 진화 알고리즘과 재구성하드웨어의 결합체이다. 즉, 재구성 하드웨어의 구성에 필요한 bit를 유전자 알고리즘의 개체로 간주한 것이다. 진화 알고리즘을 수행하기 위해 유전자 알고리즘 프로세서를 설계하였으며, 셀룰라 오토마타 신경망이 유전자 알고리즘의 개체와 셀룰라 오토마타 룰에 의해 자동적으로 신경망을 생성하기 위해 신경망을 이루는 셀들로 설계하였다. 제안된 시스템의 효율성을 검증하기 위해 Exclusive-OR 문제에 적용하였다.

• Journal of Power Electronics
• /
• 제17권1호
• /
• pp.56-66
• /
• 2017

Fast and accurate fault detection is the primary step and one of the most important tasks in fault tolerant converters. In this paper, a fast and simple method is proposed to detect and diagnosis the faulty cell in a cascaded H-bridge multilevel inverter under a short circuit fault. In this method, the reference voltage is calculated using switching control pulses and DC-Link voltages. The comparison result of the output voltage and the reference voltage is used in conjunction with active cell pulses to detect the faulty cell. To achieve this goal, the cell which is active when the Fault signal turns to "0" is detected as the faulty cell. Furthermore, consideration of generating the active cell pulses is completely described. Since the main advantage of this method is its simplicity, it can be easily implemented in a programmable digital device. Experimental results obtained with an 11-level inverter prototype confirm the effectiveness of the proposed fault detection technique. In addition, they show that the diagnosis method is unaffected by variations of the modulation index.

• 한국통신학회논문지
• /
• 제29권5C호
• /
• pp.726-736
• /
• 2004

본 논문에서는 타원곡선 암호 시스템을 위한 스칼라 곱셈기를 유한체 GF(2$^{l63}$)상에서 구현하였다. 스칼라 곱셈기는 stand basis를 기반으로 비트-시리얼 곱셈기와 나눗셈기로 구성되어 있으며 이 가운데 가장 많은 시간을 필요로 하는 나눗셈의 효율적인 연산을 위해 확장 유클리드 알고리즘 기반의 새로운 나눗셈 알고리즘을 제안하였다. 기존의 나눗셈기들이 가변적인 데이터 종속성으로 인해 제어 모듈이 복잡해지며 처리 속도가 느린 것에 비해 새로이 제안하는 나눗셈 알고리즘은 입력신호의 크기에 독접 적인 2-bit의 제어 신호만을 필요로 하기 때문에 기존의 나눗셈기에 비하여 하드웨어 사이즈 및 처리 속도면에서 유리하다. 또한 제안하는 나눗셈기의 연산 모듈은 규칙적인 구조를 가지고 있어 입력 신호의 크기에 따라 확장이 용이하다. 새로운 스칼라 곱셈기는 삼성전자 0.18 um CMOS 공정으로 합성하였을 경우 60,000게이트의 하드웨어 사이즈를 가지며 최대 250MHz까지 동작이 가능하다. 이 때 데이터 처리속도는 148kbps로 163-bit 프레임당 1.1㎳ 걸린다. 이러한 성능은 디지털 서명, 암호화 및 복호화 그리고 키 교환 등에 효율적으로 사용될 수 있을 것으로 여겨진다.다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.24-30
• /
• 2009

본 논문에서는 3GPP(Third Generation Partnership Project) Release 7 eHSPA(High Speed Packet Access for Evolution) UE(User Equipment) FDD(Frequency Division Duplex) 규격을 만족하는 단말 모뎀의 FPGA(Field Programmable Gate Array) 플랫폼 설계 및 이를 기반으로 한 효율적인 검증 방법에 대해 제안한다. 구현된 FPGA 모뎀 플랫폼은 물리 계층 지원을 위한 모뎀 보드, MCU(Micro Controller Unit)와 DSP(Digital Signal Processor) 코어로 구성되어 모뎀 보드를 제어를 위한 제어 보드, 그리고 RF(Radio Frequency) 및 기타 장비 접속을 위한 주변장치(Peripheral) 보드 등으로 구성된다. 그리고 검증 단계는 하드웨어-소프트웨어 연동 상관 정도에 따라 단순 기능 검증, 시나리오 검증 그리고 호 처리 및 시스템 성능 검증 등으로 규정화하여 진행되었고, 실제 구현적인 측면으로 저 전력 SoC(System On a Chip)를 위한 에뮬레이션 검증 기법도 제안한다.

• 식물조직배양학회지
• /
• 제27권5호
• /
• pp.415-421
• /
• 2000

The disaccharide trehalose ($\alpha$-D-glucopyranosyl-$\alpha$-D-glucopyranoside) is found in variety of organ-isms that are able to withstand almost complete desiccation. In order to identify the function of trehalose in plants, we isolated Arabidopsis trehalase (AtTRE) gene that encodes the enzyme able to hydrolyze trehalose to glucose, and trehalose-6-phosphate synthase isolog, TPS3 gene by RT-PCR. The AtTRE had the substrate specificity to hydrolyze only trehalose, and a broad pH range of enzyme activity. The AtTRE promoter/GUS reporter gene was expressed in cotyledons, mature leaf tissues including guard cells, and developing siliques. The GUS expression driven by AtTPS3 promoter was significant in root tissues, and the level of GUS activity was much higher than that of the pBll 21 control seedlings. The knockout of AtTPS3 gene in Arabidopsis resulted in the retarded root development, whereas the overexpression of AtTPS3 increased the root elongation in the presence of sucrose in MS medium. Possible functions of AtTRE and AtTPS3 in plant will be discussed. In addition, ectopic expression of yeast TPS1 driven by the inducible promoters in tobacco and potato conferred the plants on the drought and freezing tolerances.