• 한국기계가공학회지
• /
• 제15권5호
• /
• pp.109-116
• /
• 2016

Polymethyl methacrylate is commonly used in the outer lens of automotive rear lamps. However, if the lens warps above the allowable limit, it may lead to faulty connection with the housing, and failure of the assembly. This study investigated the effects of gate diameter and cooling line distance in the mold design for automotive outer lens. The optimal gate diameter and cooling line distance to minimize the warp of the outer lens were derived as 3.0 mm and 50-60 mm respectively, and the cooling temperature to minimize warp was shown to be $60-80^{\circ}C$ (mold surface temperature $48-67^{\circ}C$). A higher cooling temperature may somewhat mitigate the warp, but is undesirable because it may cause injection molding problems, such as sinks. A mold was constructed matching the optimal design and the produced lens properties, particularly the degree of warp, were comparable with the CAE predictions.

• 조명전기설비학회논문지
• /
• 제18권3호
• /
• pp.48-54
• /
• 2004

플라즈마 디스플레이 패널의 구동실험을 용이하게 할 수 있는 구동실험장치를 개발하였다. 이 장치는 펄스의 타이밍을 컴퓨터상에서 설계하고 시뮬레이션 할 수 있고 이렇게 설계된 타이밍을 사용하여 PLD에 프로그래밍하고 고전압 FET 스위치들을 제어할 수 있다. 이 장치는 기존의 로직 gate IC를 이용하여 하드웨어적으로 스위칭 로직을 구현하는 것 보다 펄스로직의 설계시간을 단축시킬 수 있으며 구동방식의 변경에 따른 펄스의 타이밍 변경도 용이하다. 이 구동장치를 가지고 상용화 되어있는 ADS 구동방식을 구현하여 3전극 AC PDP의 계조구현 실험을 하였다.

• 동력기계공학회지
• /
• 제18권3호
• /
• pp.51-58
• /
• 2014

Injection molding simulation provided optimized design results by analyzing quality problems while the product is in assembly or in the process of manufacturing with make automobile plastics. Frequent change of design, change of injection molding, repetition of test injection which was held in the old way can now be stopped. And quality upgrade is expected instead. This report deals with the effect which the position of injection molding automobile console gate and number has on product quality including pressure at end of fill, bulk temperature at end of fill, shear stress of end of fill, residual stress at post filling end, product weld lines and warpage results. Simpoe-Mold simulates the complete manufacturing process of plastic injected parts, from filling to warpage. Simpoe-Mold users, whether they are product designers, mold makers or part manufacturers, can identify early into the design stage potential manufacturing problems, study alternative solutions and directly assess the impact of such part modification, whatever the complexity and geometry of such parts, shell part as plain solid parts.

• 조명전기설비학회논문지
• /
• 제19권2호
• /
• pp.131-137
• /
• 2005

보호계전기는 고장에 의해 파생되는 단락$\cdot$지락 사고로부터 전력 시스템을 보호하기 위하여 널리 사용되고 있다. 전통적으로 디지털보호계전기는 디지털신호처리 프로세서 혹은 마이크로프로세서로 구현되는데 본 연구는 이를 고성능$\cdot$고효율$\cdot$다기능의 단일칩으로 구현하기 위한 하드웨어 설계 기술에 관해 다룬다. 제작된 디지털보호계전기는 FPGA(Field Programmable Gate Array)로 구현하였고 16KSPS이상의 처리 성능을 가지며 평균 오차율 $0.03(\%)$미만으로 보호계전알고리즘을 수행할 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권4호
• /
• pp.221-228
• /
• 2005

In this work, our goal is to develop a fast and accurate power model of the ARM926EJ-S processor in the industrial design environment. Compared with existing work on processor power modeling which focuses on the power states of processor core, our model mostly focuses on the cache power model. It gives more than 93% accuracy and 1600 times speedup compared with post-layout gate-level power estimation. We also address two practical issues in applying the processor power model to the real design environment. One is to incorporate the power model into an existing commercial instruction set simulator. The other is the re-characterization of power model parameters to cope with different gate-level netlists of the processor obtained from different design teams and different fabrication technology.

• 반도체디스플레이기술학회지
• /
• 제10권1호
• /
• pp.63-73
• /
• 2011

Metamorphic HEMTs (MHEMTs) have emerged as excellent challenges for the design and fabrication of high-speed HEMTs for millimeter-wave applications. Some of improvements result from improved mobility and larger conduction band discontinuity in the channel, leading to more efficient modulation doping, better confinement, and better device performance compared with conventional pseudomorphic HEMTs (PHEMTs). For the optimized device design and development, we have performed the calibration on the DC characteristics of our fabricated 0.1 ${\mu}m$ ${\Gamma}$-gate MHEMT device having the modulation-doped $In_{0.52}Al_{0.48}As/In_{0.53}Ga_{0.47}$As heterostructure on the GaAs wafer using the hydrodynamic transport model of a commercial 2D ISE-DESSIS device simulator. The well-calibrated device simulation shows very good agreement with the DC characteristic of the 0.1 ${\mu}m$ ${\Gamma}$-gate MHEMT device. We expect that our calibration result can help design over-100-GHz MHEMT devices for better device performance.

• 한국주조공학회지
• /
• 제20권2호
• /
• pp.97-103
• /
• 2000

In this study, a design of experiment, Taguchi method, was applied to optimize gating system design of escalator step die casting parts. Six shape factors which affect filling sequence of melt are adopted and divided into two levels respectively. Initial feeding differences of melt which were calculated by using S/N(signal-to-noise) ratio in each condition were demonstrated with the simulation of Flow-3D software program. Variations of S/N ratio according to shape factors were obtained and the optimal condition of gating system could also be obtained. It could be found that width of gate, contact angle of gate, thickness of runner are more effective factors on the filling sequence of melt than the others in this case of escalator step die casting parts. It showed that the economical gating system and sound filling sequence of melt were obtained by using Taguchi method.

• 한국정보전자통신기술학회논문지
• /
• 제12권2호
• /
• pp.150-154
• /
• 2019

In the design of semiconductor integrated circuits, ESD is one of the important issues related to product quality improvement and reliability. In particular, as the process progresses and the thickness of the gate oxide film decreases, ESD is recognized as an important problem of integrated circuit design. Many ESD protection circuits have been studied to solve such ESD problems. In addition, the proposed device can modify the existing SCR structure without adding external circuit to effectively protect the gate oxide of the internal circuit by low trigger voltage, and prevent the undesired latch-up phenomenon in the steady state with high holding voltage. In this paper, SCR-based novel ESD(Electro-Static Discharge) device with the high holding voltage has been proposed. The proposed device has the lower triggering voltage without an external trigger circuitry and the high holding voltage to prevent latch-up phenomenon during the normal condition. Using TCAD simulation results, not only the design factors that influence the holding voltage, but also comparison of conventional ESD protection device(ggNMOS, SCR), are explained. The proposed device was fabricated using 0.35um BCD process and was measured electrical characteristic and robustness. In the result, the proposed device has triggering voltage of 13.1V and holding voltage of 11.4V and HBM 5kV, MM 250V ESD robustness.

• 폴리머
• /
• 제36권5호
• /
• pp.555-563
• /
• 2012

사출 성형품에서 발생되는 뒤틀림은 성형공정 중 제품의 불균일한 수축과 잔류응력의 이완으로 인하여 나타나는 현상이다. 휨이나 뒤틀림 현상을 방지하기 위해서 성형품이 강성이 있도록 설계하거나 수지에 유리섬유 등으로 보강하여 사용한다. 본 연구에서는 플라스틱의 성형품에서 성형품의 설계에 따른 뒤틀림 현상을 성형조건 별로 알아보았다. 성형품의 설계는 리브로 보강된 두 종류와 보강 리브가 없는 시편을 사용하였다. 수지는 유리섬유로 보강된 비결정성 수지인 PC와 ABS를 사용하였다. 실험결과 휨은 리브의 설계에 따라 큰 변화를 보였다. 게이트 주변, 게이트 반대쪽, 그리고 흐름방향쪽 등 측정위치에 따라서 휨은 다양하게 나타났다. 이러한 휨의 결과는 유리섬유의 배향과도 크게 관련이 있음을 컴퓨터 해석을 통해 확인할 수 있었다. 리브가 없는 단순 평판에서 휨이 가장 작게 나타났으며, 리브가 흐름방향으로 놓여있는 경우가 휨에 대한 큰 저항을 보였다. 시편에 나타난 휨은 성형조건보다는 제품의 설계에 따라 크게 변하였다. 리브의 설계와 그에 따른 게이트의 위치 설정은 유리섬유의 배향과 직접적인 관련이 있으므로 성형품의 휨 조절에 매우 중요함을 보여주었다.

• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.48-55
• /
• 2000

최근 집적회로 설계 환경의 급속한 발전함에 따라 IC(Integration Circuit) 설계 규모는 1개의 It에 다양한 기능을 포함한 SoC(System on Chip)의 설계가 가능할 정도로 설계 규모가 커졌다. 또한 소비 시장은 급격한 변화에 따라 새로운 제품이 빠른 시간에 양산되기를 원한다. 본 논문에서는 기능 검증과 회로 수정이 용이한 설계 방법을 적용하여 디지털 방송 시스템에서 오디오 수신기로 사용할 수 있는 MPEG(Moving Picture Expert Group) 계층 2 복호기를 설계하였다. 또한 본 논문에서는 설계하고자 하는 디지털 방송용 오디오 복호기는 알고리즘을 최적화하여 실시간 처리가 가능하며, 하드웨어 크기를 줄이는데 중점을 두었다. MPEG 계층 2 복호화 알고리즘은 하드웨어 크기에 많은 영향을 주는 가산을 포함한 승산기를 포함하고 있는데, 하드웨어 최적화를 위하여 승산에 사용되는 계수를 SD(Sign Digit)으로 표현하고, 이를 이용한 MAC(Multiplier with Accumulator) 연산기는 승산기가 포함되지 않은 구조로 구현할 수 있었다. 설계된 디지털 방송용 오디오 복호기는 13,957Gate의 하드웨어 크기로 구현할 수 있었으며, 기존의 승산기를 사용하였을 경우보다 22%(40000Gate)을 줄일 수 있었다.