• 한국전산구조공학회:학술대회논문집
• /
• 한국전산구조공학회 1997년도 봄 학술발표회 논문집
• /
• pp.79-86
• /
• 1997

In this study, pre-postprocessing toolbox is developed to perform elasto-plastic analyze of underground structures with transient ground water flow. This toolbox is composed of three modules. The first is the data input processor for the structural analysis. The preprocessing Is using GUI (Graphic User Interface), which is consist of dialog box, pull down, and short-cut icon, etc. The second is the structural analysis module. The analysis is based on the elasto-plastic finite element method involving additional options such as ground excavation effect, transient ground water flow, and rock bolts behavior. The last is the postprocessing module. The postprocessing is able to verify the result of the structural analysis by the graphical simulation which visualizes the element mesh, the node displacements, the element stress states, the stress contour, the ground water surface, and the rock bolt stresses. Since various options are considered separately in this toolbox, it is easy to modify the module of each processing, and to update other functional modules for the given analysis conditions.

• 한국시뮬레이션학회논문지
• /
• 제18권4호
• /
• pp.117-125
• /
• 2009

최근 들어 지능 에이전트를 이용한 국방 M&S 시스템에 대한 관심이 높아지고 있다. 대부분의 시스템들은 아군과 대항군을 대신하는 에이전트의 수준이 스크립트 기반에 불과하기 때문에 개별적 행위 등을 묘사할 수는 있으나, 고도의 전술운용이나 다양한 전장 환경과 같은 사실적인 표현을 하기에는 미흡한 실정이다. 본 연구에서는 이러한 문제점을 개선하기 위해 정보장교, 함장 및 함대사령관 등 역할에 따라 지능적 기능을 수행할 수 있는 계층구조적 다중 에이전트 시스템을 성공적으로 제안하였다. 이에 대한, 타당성 검토를 위해 다중에이전트 구조를 갖는 2:2 함정전투 시뮬레이션을 수행하였고, 이를 통해 지능적이고 실질적인 다양한 전술적 행위를 묘사할 수 있었다.

• 한국통신학회논문지
• /
• 제22권10호
• /
• pp.2123-2135
• /
• 1997

고집적 SRAM을 구성하고 있는 일반적인 메모리 셀을 이용하여 저항성 단락을 MOSFET의 게이트-소오스, 게이트-드레인, 소오스-드레인에 적용시키고, 각 단자에서 발생 가능한 개방 결함을 고려하여 그 영향에 따른 메모리의 자장노드의 전압과 VDD에서의 정전류를 PSPICE 프로그램으로 분석하였다. 해석 결과를 고려하여 메모리의 기능성과 신뢰성을 향상시키기 위해 기능 테스트와 IDDQ 테스트에 동시에 적용할 수 있는 O(N)의 복잡도를 갖는 테스트 알고리즘을 제안하였다. 테스트의 질과 효율을 좀 더 향상시키기 위해 메모리에서 발생되는 고장을 검출하는 BIST 회로와 정전류의 비정상적인 전류의 흐름을 발생시키는 결함을 검출하는 BICS를 설계하였다. 또한 구현한 BIST/BICS 회로는 고장 메모리의 수리를 위해 고장 및 결함의 위치를 검출할 수 있다.

• Journal of Electrical Engineering and Technology
• /
• 제1권4호
• /
• pp.472-481
• /
• 2006

In the conventional SRM with multi-rotor teeth, the air gap must be very small in order to drive the SRM in the saturation region that is necessary for high output torque. However, this leads to the problem of overheating; particularly in the case of a small-size SRM This paper discusses the design of a new type of SRM, namely the rolled rotor SRM. This new type does not require more than a single region of a very small airgap. This solves the overheating problem in the small size SRM. Moreover, the use of the rolled rotor, instead of the conventional toothed rotor, grades the airgap region in a fashion that gives a smooth variation in the reluctance and smooth shapes of both current and torque. The latter functional behavior is required in many applications such as servo applications. The paper first addresses general design steps of the rolled rotor SRM then proceeds to the simulation results of the new SRM in order to evaluate the advantages gained from the new design. In addition, this paper compares the torque ripples obtained from the new design to its equivalent conventional one.

• 한국지능시스템학회논문지
• /
• 제13권3호
• /
• pp.287-292
• /
• 2003

로봇의 기능이 다양해지며 복잡해지고 있다. 주위의 환경을 감지하는 센서로는 거리정보 뿐만 아니라 영상 정보, 음성 정보까지 이용하고 있다. 본 논문에서는 다양한 입력정보를 가진 로봇을 제어하기 위한 알고리즘으로 2-layer fuzzy control을 제안한다. 장애물 회피의 경우에 다수의 거리 센서를 이용하는데 이것을 앞쪽, 왼쪽, 오른쪽으로 분류하여 3개의 sub-controller를 가지고 퍼지 추론을 한 다음, 2단계에서는 이 3개의 sub-controller의 출력으로 조합된 퍼지 추론을 하여 통합적인 제어를 한다. 본문에서는 2-layer fuzzy controller와 비슷한 구조를 갖는 hierarchical fuzzy controller와 비교를 하였으며 robot following에도 적용하여 각각에 대한 시뮬레이션과 실험을 통해 성능을 확인한다.

• 한국도로학회논문집
• /
• 제8권4호
• /
• pp.1-11
• /
• 2006

현재 국도개량사업으로 국도의 이동성이 향상되었으나 유출부에 설치된 도로안전시설인 시선유도시설은 일관성 없이 설치되거나 미설치된 경우가 많다. 유출부의 시선유도시설은 유출부의 안전성을 높이는 시설임에도 불구하고 각 유출부마다 서로 다른 유형으로 설치되어 그 기능적 검토가 필요할 것으로 판단하였다. 이에 본 연구에서는 현장조사를 통하여 조사된 시설유형별로 설치기준의 적합성을 검토한 후 운전자 인지특성을 고려한 효과적인 시설유형을 제시하고자 하였다. 이를 위하여 3D-시뮬레이션을 개발하여 보다 객관적인 비교실험을 수행하였다. 시설유형 간 비교변수는 운전자 인지특성을 대변할 수 있는 현저성, 시인성으로 선정하여 시설유형에 대한 각각의 특성실험을 수행하였으며 인지 특성변수로 채택된 시인성의 실험에 대한 피 실험자의 측정오차를 줄이기 위하여 초점기록계(Eye Marker Recorder)를 이용하여 실험함으로서 보다 정량적이고, 객관적인 주시빈도를 측정할 수 있었다. 각각의 측정 변수들에 대한 시설유형 간 유의성을 검증하기 위하여 분산 분석으로 검토하였다. 그 결과 현저성은 시설유형 간 유의미한 차이를 나타냈으며, 유출부를 인지하는데 안전표지, 장애물표적표지, 시선유도등, 시선유도봉이 설치된 시설유형이 가장 유리한 것으로 평가되었다. 또한 시인성의 효과척도로 주시빈도를 측정한 결과 시설유형 간 유의미한 차이를 알 수 있었으며, 현저성과 동일한 시설유형이 설치되었을 때 유출부를 인지하는데 유리한 것으로 평가되었으며 전체적인 결과를 종합하여 볼 때 안전표지, 장애물표적표지, 시선유도등, 시선유도봉의 시설이 가장 유리한 것임을 알 수 있었다.

• 대한교통학회지
• /
• 제20권3호
• /
• pp.149-158
• /
• 2002

동적 통행배정모형에서 주로 사용되는 링크 통행비용함수가 현실상황을 제대로 표현하지 못함에 따라, 최근 교통류의 특성을 현실적으로 묘사할 수 있는 여러 형태의 교통류모형(Traffic model)들이 제시되고 있다. 현재까지 개발된 모형들을 차량의 동적 움직임을 표현하는 가장 특징적인 요소인 교통류 전파(flow propagation) 과정에 따라 구분하면 교통량-통행시간(Flow-travel time)간의 관계를 명시적인 함수 형태로 사용하는 경우 (Functional approach)와 Cell transmission model이나 개별차량 또는 몇 개의 차량을 1개의 그룹으로 묶은 미시적인 패킷(package)에 기초한 시뮬레이션 형태로 표현하는 경우로(Non-functional approach) 나눌 수 있다. 그러나 함수형태의 비용함수는 여러 연구에서 실제 차량의 행태를 묘사하는 데에는 한계가 있음을 보여주고 있다. 따라서, 본 연구에서는 차량의 통행시간을 패킷기초의 시뮬레이션으로 묘사하는 기법을 개발하는 데, 수직형 대기행렬모형(Vertical queue model 또는 Point Queue model)으로 개발한다. 개발된 모형의 동적 교통류 표현능력을 검토하기 위하여 교통류의 전파를 시간 종속적으로 재현하는 시뮬레이션 부하기법(Simulation loading algorithm)을 개발하고 개발된 모형을 상용 프로그램과 비교한다. 본 연구에서는 교통류의 기본 변수인 교통량-속도-밀도간의 관계와 통행시간간의 관계를 살펴본다. 분석결과, 미시적모형에 비해 상대적으로 간단한 전파규칙(propagation rule)을 사용함에도 불구하고 현실적인 교통류에서 나타나는 중요한 특성들을 모두 확인할 수 있었다.FA비율에 있어서 D$_2$, D$_3$, D$_{6}$이 D$_1$에 비해 유의적으로 높게 나타났지만 D$_1$, D$_4$, D$_{5}$, D$_{7}$, 실험구간 그리고 D$_2$-D$_{7}$, 실험구간 사이에서는 각각 유의적인 차이가 없었다(P<0.05). DHA/EPA의 비율에 있어서 D$_{7}$이 유의적으로 높았으며, D$_{5}$가 유의적으로 낮았다(P<0.05). 상기의 결과를 토대로, 성장과 전어체내 지방산조성에 있어서 뱀장어 치어의 사료내 EPA와 DHA의 첨가효과 미약한 것으로 판단되며, 사료내 LNA (n-3)와 LA(n-6) HUFA을 각각 0.35%, 0.65% 첨가했을 때 WG, SGR, FE, PER이 가장 높았으나, 이전의 실험(Takeuchi, 1980)과 동일한 수준인 n-3와 n-6를 각각 0.5%씩 첨가한 실험구와는 유의적인 차이를 보이지 않았다. 이렇게 볼 때, 뱀장어 치어의 필수지방산은 LNA (n-3), LA (n-6)이고, 그 적정수준은 각각 0.35-0.5%, 0.5-0.65%임을 보여준다.George W, Bush)가 새로운 지도자로 취임하여 얼마 되지 않은 2001년 9월 11일 사상 초유로 본토에서 알 카에다 테러리스트 조직에 의해 공격받게 되었다. 뉴욕의 세계무역센터 빌딩 2개가 완전히 붕괴되고, 펜타곤에 민간 여객기가 충돌하여 많은 사람이 살상 당하고, 전체적으로 세계 80여 개국으로부터의 6천여 명이 살상되었다. 전 세계와 미국은

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.43-51
• /
• 2014

3차원 적층 패키지(3D integrated package) 에서 초소형 패키지 내에 적층되어 있는 칩들의 발열로 인한 열 신뢰성 문제는 3차원 적층 패키지의 핵심 이슈가 되고 있다. 본 연구에서는 TSV(through-silicon-via) 기술을 이용한 3차원 적층 패키지의 열 특성을 분석하기 위하여 수치해석을 이용한 방열 해석을 수행하였다. 특히 모바일 기기에 적용하기 위한 3D TSV 패키지의 열 특성에 대해서 연구하였다. 본 연구에서 사용된 3차원 패키지는 최대 8 개의 메모리 칩과 한 개의 로직 칩으로 적층되어 있으며, 구리 TSV 비아가 내장된 인터포저(interposer)를 사용하여 기판과 연결되어 있다. 실리콘 및 유리 소재의 인터포저의 열 특성을 각각 비교 분석하였다. 또한 본 연구에서는 TSV 인터포저를 사용한 3D 패키지에 대해서 메모리 칩과 로직 칩을 사용하여 적층한 경우에 대해서 방열 특성을 수치 해석적으로 연구하였다. 적층된 칩의 개수, 인터포저의 크기 및 TSV의 크기가 방열에 미치는 영향에 대해서도 분석하였다. 이러한 결과를 바탕으로 메모리 칩과 로직 칩의 위치 및 배열 형태에 따른 방열의 효과를 분석하였으며, 열을 최소화하기 위한 메모리 칩과 로직 칩의 최적의 적층 방법을 제시하였다. 궁극적으로 3D TSV 패키지 기술을 모바일 기기에 적용하였을 때의 열 특성 및 이슈를 분석하였다. 본 연구 결과는 방열을 고려한 3D TSV 패키지의 최적 설계에 활용될 것으로 판단되며, 이를 통하여 패키지의 방열 설계 가이드라인을 제시하고자 하였다.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.15-25
• /
• 2012

FPGA용 CAD툴에 대한 학계의 연구는 상용 FPGA에 적용하기에는 단순하고 비효율적인 아키텍처를 가정하고 있기 때문에 실용성 측면에서 뒤처져 왔다. 최근 상용 FPGA 아키텍처의 배치 위치 및 배선 그래프 데이터베이스를 구축하고 인터페이스를 제공함으로써 상용 FPGA에 적용할 수 있는 배치 배선 툴의 개발을 가능하게 하려는 시도가 있었다. 본 논문은 신규 FPGA 아키텍처로 개발되고 있는 K-FPGA의 경쟁력을 벤치마킹 할 수 있는 툴킷 개발에 대해 기술한다. 이는 학계 CAD 툴의 실용성 한계를 한층 더 확장하고 있다. 기존 상용 툴과 매핑, 패킹, 배치, 배선 각 단계 별로 데이터를 교환할 수 있어 세부 툴별 비교 평가가 가능하며 이전 단계의 결과물을 기다리거나 결과의 질에 영향을 받지 않으면서 각 단계를 독립적으로 개발할 수 있는 체계를 구축하였다. 또한, 상용 FPGA의 아키텍처를 추출하여 단위 셀 라이브러리를 구축함으로써 FPGA 아키텍처의 신규 개발 시 참조 설계 역할을 할 뿐만 아니라 상시 벤치마킹 환경을 제공하도록 하였다. 특히, 아키텍처 정보를 툴 내에 하드 코딩하지 않고 하드웨어 설계자에게 익숙한 표준 HDL 형식으로 기술하여 읽어 들일 수 있도록 함으로써 아키텍처에 수시로 다양한 변경을 시도하면서 최적화해도 툴이 유연하게 수용할 수 있는 데이터 구동 방식의 툴 개발을 추구하였다. 실험을 통해 단위 셀 라이브러리 및 툴 기능을 검증하였으며 개발 중에 변경되고 있는 FPGA 아키텍처 상에서 임의의 설계를 매핑해 보고 정상 동작할 지 시뮬레이션으로 검증할 수 있음을 확인하였다. 배치 및 배선 툴이 개발 중이며 이들이 완성되면 실용적이고 다양한 신규 FPGA 아키텍처들을 개발하고 그 경쟁력을 평가할 수 있게 될 뿐만 아니라 신규 아키텍처를 위한 최적화 CAD 툴 개발 연구가 활발해지는 시너지 효과도 기대할 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.37-47
• /
• 2011

그래픽 프로세서의 발달로 실사 수준의 고품질 컴퓨터 그래픽은 여러 분야에 다양한 용도로 사용되고 있으며, 그래픽 프로세서의 핵심 중 하나인 셰이더 프로세서는 프로그램 가능한 통합 셰이더로 발전하였다. 그러나 현재의 상용 그래픽 프로세서들은 특정한 알고리즘에 최적화되어 있어 다양한 알고리즘의 개발을 위해서는 독립적인 셰이더 프로세서가 필요하다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 DirectX 셰이더 어셈블리 명령어를 수행할 수 있는 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 제어 유닛을 설계하고 구현하였다. 설계한 제어 유닛은 기능적 레벨에서 시뮬레이션을 통하여 그 성능을 검증 하였으며, FPGA Virtex-4에 구현하여 하드웨어 리소스 사용율을 확인하고 ASIC 라이브러리를 적용하여 동작속도를 확인 하였다. 또한 비슷한 기능을 하는 셰이더 프로세서에 비해 약 1.5배 정도 많은 수의 명령어를 지원하며, 사용하는 연산 유닛 수에 비해 전체적인 성능은 약 3.1GFLOPS 향상된 결과를 보였다.