• 한국음향학회지
• /
• 제7권2호
• /
• pp.51-64
• /
• 1988

고속 주파수 호핑 시스템을 구성하기 위해서는 무엇보다 천이 시간이 매우 짧은 주파수 합성기가 필요하다. 본 논물에서는 천이 시간이 수 nS 정도로 극히 짧은 직접 디지틀 주파수 합성기를 실현하고 그 특성을 실험하였다 또한 호핑 특성을 검토함으로써 본 논문에서 구성한 주파수 합성기가 고속 주파수 호핑 시스템에 적합함을 확인하였다. 마지막으로 현재의 기술수준으로 신호 대 잡음비 (SNR)를 획기적으로 증가시키고 아울러 시스템 구성을 간단히 할 수 있는 개선 방법을 제시하였다.

• 한국전자파학회논문지
• /
• 제19권11호
• /
• pp.1272-1280
• /
• 2008

본 논문에서는 빠른 천이 시간 및 고해상도 특성을 동시에 만족하기 위해 주로 사용되는 DDS Driven PLL 구조 주파수 합성기의 위상 잡음 분석을 위한 모델링 방안을 제안하였다. 기준 주파수 발진기(reference oscillator) 및 전압 제어 발진기(VCO: Voltage Controlled Oscillator)는 Leeson 모델을 적용하여 측정 데이터를 근사하는 방법을 사용하였고, DDS 칩의 위상 잡음원은 DAC(Digital to Analog Converter) 동작에 근사하여 모델링하였다. PLL의 위상 잡음은 디지털 분주기의 위상 잡음원으로 근사하여 모델링하였으며, 특히 저역 통과 필터(low pass filter)의 각 소자들의 위상 잡음은 전압 제어 발진기의 위상 잡음과 함께 고려하는 방법을 제안하였다. 모델링된 각 잡음 원들을 선형 시스템 영역에서 중첩의 원리를 이용하여 분석함으로써 주파수 합성기 출력의 위상잡음 분포를 예측하였고, 그 결과를 제작된 주파수 합성기의 측정 결과와 비교 평가하였다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1987년도 춘계학술발표회 논문집
• /
• pp.201-205
• /
• 1987

In FH-SS systems when the bopping band is enough wide to onerlap with conventional band limited communication cethod (CBM). The portion of suchacts as an interfering signal. Thus it is gard to use them all together. This paper presents how the frequency gopping systems can simultaneously share the same band with CBM. The proposed mithod is that the frequency gopping band can arbitraily controlled by setting the specific input bith of digital frequency synthesizer to logical zero state We realized this by putting the hopping band Controller between pseudeo random generater and frequency synthesizer.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.45-48
• /
• 1999

The demands of WLAN(Wireless Local Area Network) systems increase rapidly in whole society and this phenonenon has been expected that WLAN wi11 substitute for wired-LAN. The FHSS(Frequency Hopped Spread Spectrum) method using the WLAN is changed to the performance of Frequency synthesizer. In this paper, we proposed pipeline-accumulator using ring-counter method instead of constant accumulator that has demerits of size and power consumption. Designed DDFS generated operating frequency of 167MHz and maximum output frequency of 83.5MHz.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.279-282
• /
• 1999

Frequency divider selects the channel of the frequency synthesizer. General programmable divider has many flip-flops to realize all integer division value and stability problem by using dual modules prescaler. In this paper, a new architecture of programmable divider is proposed and designed to improve these problems. The proposed programmable divider has only thirteen flip-flops. The programmable divider is designed by 0.65${\mu}{\textrm}{m}$ CMOS technology and HSPICE. Operating frequency of the programmable divider is 200MHz with a 3V supply voltage.

• 한국전자파학회논문지
• /
• 제21권1호
• /
• pp.69-75
• /
• 2010

본 논문에서는 클랩형 전압 제어 발진기 회로를 바탕으로 UHF 대역에서 광대역 주파수 합성기를 설계하는 방법을 제시하였다. 전압 제어 발진기의 동작 조건 중 부성 저항 회로와 부하 회로의 위상 변화 특성을 해석하여 동작 범위를 증가시킬 수 있는 방법을 제안하였다. 이러한 방법을 적용하여 광대역 전압 제어 발진기를 설계하고, PLL 기반의 광대역 주파수 합성기를 설계하고 제작하였다. 제작된 주파수 합성기는 0~5 V의 버랙터 제어 전압에서 740~1,530 MHz의 발진 주파수 범위를 갖고, 2~-6 dBm의 출력 전력을 얻었다. 또한 위상 잡음은 10 kHz에서 -77 dBc/Hz, 100 kHz에서 -108 dBc/Hz로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.73-78
• /
• 2011

본 논문은 DAB 응용을 위한 주파수 합성기를 1.8V $0.18{\mu}m$ CMOS 공정으로 설계하였다. VCO는 NP-core를 사용하여 저전력 특성, 출력 파형의 대칭적 특성을 향상시켰다. 커패시터 뱅크와 버랙터(varactor) 뱅크를 선택적으로 스위칭 하는 기법을 적용하여 1302.34MHz - 1949.51MHz 에서 동작이 가능한 것을 확인하였다. 버랙터 커패시턴스의 선형 특성을 개선하는 버랙터 바이어스 개수를 2개로 최소화 하였고, 버랙터 스위칭 기법으로 $K_{vco}$(VCO 이득)를 일정하게 유지할 수 있었다. 또한, VCO 주파수 보정 회로를 추가하여 VCO 이득의 간격을 일정하게 유지하도록 설계하였다. VCO와 주파수 합성기의 각 블록은 $0.18{\mu}m$ CMOS 공정으로 설계하여 Cadence Spectre를 이용하여 검증하였고, 측정된 VCO 소모 전류는 9mA, 39.8%의 tuning range, 주파수 합성기 전체의 소모 전력은 18 mW 이다.

• 한국정보통신학회논문지
• /
• 제6권2호
• /
• pp.151-158
• /
• 2002

본 논문에서는 저 위상잡음과 고안정 특성을 나타내는 디지털 MMDS용 위상고정 발진기를 설계하였으며 전압제어 발진기용 능동소자의 비선형 등가모델에 의하여 저 위상잡음 파라미터와 안정된 전압제어 발진기의 필요충분 조건을 분석하였다. 설계된 전압제어 발진기에 위상고정루프를 적용하여 위상고정 마이크로파 발진기를 구현하였으며 고안정 전압제어 발진기에 대하여 시뮬레이션한 결과 －90dBc/Hz @ 10KHz의 위상잡음을 보였으며 위상고정 마이크로파 발진기에 대한 실험 결과 －85dBc/Hz @ 10KHz의 위상잡음을 얻었다. 고안정도와 저 위상잡음특성을 나타내는 위상고정 마이크로파 발진기의 설계모델을 디지털 MMDS 단말기용 고안정 주파수 합성기로 응용할 수 있음을 보였다.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.816-820
• /
• 1990

A Tx modulator of the AMPS cellular wireless communication has been implemented using the PLL synthesizer, of which is modified for multiple frequency output capability. The frequency range is in 825-845 MHz with the 666 channels of 30KHz channel spacing and its switching time is less than 40 msec. The purpose of this paper is to develope the PLL frequency synthesizer with the high speed pulse swallow prescaler in order to save power consumption and cost. The PLL frequency synthesizer is studied in this paper to apply the cellular communication modulator.

• 전기학회논문지
• /
• 제57권5호
• /
• pp.889-895
• /
• 2008

In this paper a Fractional-N frequency synthesizer is designed for UHF RFID readers. It satisfies the ISO/IEC frequency band($860{\sim}960MHz$) and is also applicable to mobile RFID readers. A VCO is designed to operate at 1.8GHz band such that the LO pulling effect is minimized. The 900MHz differential I/Q LO signals are obtained by dividing the differential signal from an integrated 1.8GHz VCO. It is designed using a $0.18{\mu}m$ RF CMOS process. The measured results show that the designed circuit has a phase noise of -103dBc/Hz at 100KHz offset and consumes 9mA from a 1.8V supply. The channel switching time of $10{\mu}s$ over 5MHz transition have been achieved, and the chip size including PADs is $1.8{\times}0.99mm^2$.