• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.1-11
• /
• 2001

본 논문에서는 정현파형 브러시리스 직류 전동기의 속도제어를 위해 두 개의 스위칭 라인에 의해 구성된 채터링 둔감영역을 갖는 가변구조 속도제어기를 설계한다. 슬라이딩 모드 과정중 과도상태에서 발생하는 고주파 채터링을 저주파로 한정시키기 위해 데드 존(Dead Zone) 함수의 도입을 제안하고, 정상상태에서의 채터링 감소 및 정상상태 오차를 제거하기 위해서는 제어입력에 지변이득을 적용한다. 제안된 데드 존 함수는 두 개의 스위칭 함수로 구성된 슬라이딩 영역을 표시하며 이 영역에 시스템의 상태가 존재 시 제어구조를 비례-적분 제어기로 변경하여 채터링이 발생하지 않으며 이 영역의 이탈 시만 가변구조제어를 적용하므로 채터링이 발생하게되어 과도상태의 고주파 채터링을 저주파로 감소시킬 수 있다. 설계된 속도 제어기에 대해 컴퓨터 시뮬레이션과 실험을 통하여 그 성능을 보인다.

• 수산해양기술연구
• /
• 제21권1호
• /
• pp.12-18
• /
• 1985

고압변압기의 1차측을 제어하고 2차측에 유도된 전압을 이용한 수중방전음원의 전기음향학적 제특성을 분석.검사한 결과는 다음과 같다. 1. 방전시 2차측 전류는 초기에는 Ohm 법칙을 따르다가 전류가 최고 6.3A 흘러 절연 파괴되었으며, 그 순간 방전음이 생성되었다. 2. 전류인가점과 방전음 생성문의 시간차는 약 3ms였으며, 전압이 최고일 때 절연파괴가 일어나 방전음이 생성되었다. 3. 전극의 끝이 뾰족할수록 2차측 전압이 높을수록 음압수준은 높았다. 4. 뾰족한 형태의 전극은 전극간격이 100cm일 때도 방전이 일어났으며 전극간격이 1cm이상부터 비교적 안정된 방전음이 생성되었다. 5. 방전음의 펄스폭은 약 0.15ms인 Shock Wave였으며, 10HKz 이하의 합성저주파 성분이었다.

• 인터넷정보학회논문지
• /
• 제7권6호
• /
• pp.157-174
• /
• 2006

Ajax의 상호작용 모델은 웹 어플리케이션 상황을 HTTP에서 상태 기반형이 되도록 바꾸어 주며, Ajax 응용프로그램은 브라우저상에서 오래 지속된다. XHR(XML HTTP Request)는 데이터 교환을 촉진하는데 사용된다. 이러한 상호작용 조건에서 HTTPS를 사용하는 것은 데이터 교환의 빈도 때문에 실용적이지 못하다. 더욱이 민감한 정보의 경우 HTTP에서 HTTPS 로 프로토콜을 전환하는 것은 원본서버 유지정책으로 인해 허용되지 않는다. Ajax 어플리케이션의 장기 지속성, 구속성, 비동기성과 같은 특징들은 재 인증을 촉발하는 각기 다른 인증 및 세션 처리 메카니즘을 필요하게 되는데, 이 논문은 Ajax를 사용하는 인증 및 세션 관리의 설계를 제시한다. 본 설계는 OTP(One Time Password)와 유사한 자동 발생 패스워드가 있는 요약 인증을 사용하는 환경에서 기간 단위 및 이벤트 기반의 재인증을 촉발하도록 고안되었다. 이 인증 및 세션 관리는 인증 및 세션 관리가 손상되지 않도록 커플링의 AWAsec(Ajax Web Application Security) 이라고 불리는 체제 안에 포함된다.

• Nuclear Engineering and Technology
• /
• 제53권10호
• /
• pp.3327-3334
• /
• 2021

Present electric grids are advanced to integrate smart grids, distributed resources, high-speed sensing and control, and other advanced metering technologies. Cybersecurity is one of the challenges of the smart grid and nuclear plant digital system. It affects the advanced metering infrastructure (AMI), for grid data communication and controls the information in real-time. The research article is emphasized solving the nuclear and smart grid hardware security issues with the integration of field programmable gate array (FPGA), and implementing the latest Time Authenticated Cryptographic Identity Transmission (TACIT) cryptographic algorithm in the chip. The cryptographic-based encryption and decryption approach can be used for a smart grid distribution system embedding with FPGA hardware. The chip design is carried in Xilinx ISE 14.7 and synthesized on Virtex-5 FPGA hardware. The state of the art of work is that the algorithm is implemented on FPGA hardware that provides the scalable design with different key sizes, and its integration enhances the grid hardware security and switching. It has been reported by similar state-of-the-art approaches, that the algorithm was limited in software, not implemented in a hardware chip. The main finding of the research work is that the design predicts the utilization of hardware parameters such as slices, LUTs, flip-flops, memory, input/output blocks, and timing information for Virtex-5 FPGA synthesis before the chip fabrication. The information is extracted for 8-bit to 128-bit key and grid data with initial parameters. TACIT security chip supports 400 MHz frequency for 128-bit key. The research work is an effort to provide the solution for the industries working towards embedded hardware security for the smart grid, power plants, and nuclear applications.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.148-156
• /
• 2013

본 논문에서는 디지털 제어부를 공유하며, 회로 동작시간의 분배 방식을 통해 다중 출력을 지원하는 SMPS를 제안한다. 제안된 회로는 Pseudo Relaxation Oscillating 기법의 DPWM 발생기를 사용한다. 제안된 SMPS는 회로의 동작시간 분배 방식을 사용하여 기존의 DPWM 발생기에서 문제가 되는 큰 면적의 디지털 로직 컨트롤러를 공유하는 형태이기 때문에 칩 면적과 효율 측면에서 큰 이점을 가지지만, 각 DPWM 발생기의 실시간 제어가 어려우며 불안정한 출력 전압을 공급할 수 있다는 단점을 가진다. 이를 해결하기 위해 본 논문에서는 동작시간 분배 방식으로 인해 동작클록이 인가되지 않은 DPWM 발생기들의 출력전압을 실시간으로 피드백 받아 안정된 출력 전압을 공급할 수 있는 실시간 전류 보정 기법을 제안한다. 제안된 SMPS를 100MHz의 내부 제어 동작 주파수와 10MHz 스위칭 주파수로 동작시킬 시, 소모되는 내부 코어 회로의 최대 전류는 4.9mA이며, 출력 버퍼를 포함한 전체 시스템의 전력 소모는 30mA이다. 또한 800mA, 100KHz의 load current regulation 조건으로 시뮬레이션 시, 3.3V 출력전압에 대한 최대 리플 전압은 11mV, Over/Undershoot voltage는 각각 10mV, 19.6mV 이다. 코어 회로의 크기는 $700{\mu}m{\times}800{\mu}m$의 작은 면적으로 구현가능하다. 제안된 회로는 Dong-bu Hitek BCD $0.35{\mu}m$ 공정을 이용한 시뮬레이션을 통해 검증되었다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.60-67
• /
• 2008

본 논문에서는 Bluetooth, Zigbee, WLAN 등 2.4GHz 대역 ISM-band 응용 분야를 위한 저 전력 주파수 합성기를 설계하였다. 저 전력 특성을 얻기 위해 전류소모가 큰 VCO, prescaler, ${\Sigma}-{\Delta}$ modulator 등의 전력소모를 최적화하는데 중점을 두고 설계하였다. VCO는 전력소모 측면에서 유리한 NP-core 유형의 구조를 선택하여 위상잡음 특성과 전력소모를 최적화하였으며, prescaler는 정적 전류소모가 거의 없는 동적 회로 기술이 적용된 D-F/F을 사용하여 전력소모를 줄였다. 또한 다수의 로직으로 구성되는 3차 ${\Sigma}-{\Delta}$ modulator는 'mapping circuit'으로 구조를 단순화하여 작은 면적과 저 전력소모 특성을 갖도록 하였다. $0.18{\mu}m$ CMOS 공정으로 IC를 제작하여 성능을 측정한 결과 설계된 주파수 합성기는 1.8V 전원전압에서 7.9mA의 전류를 소모하고, 100kHz offset에서 -96dBc/Hz, 1MHz offset에서 -118dBc/Hz의 위상 잡음 특성을 보였다 또한 spur 잡음 특성은 -70dBc이며, 25MHz step의 주파수 변화에 따른 위상 고정 시간은 약 $15{\mu}s$이다. 설계된 회로의 칩 면적은 pad를 포함하여 $1.16mm^2$이며 pad를 제외한 면적은 $0.64mm^2$이다.

• 마케팅과학연구
• /
• 제18권1호
• /
• pp.141-156
• /
• 2008

본 연구는 미국의 자동시장의 시장구조를 분석한 것이다. 자동차 시장의 구조분석는 제품의 특성이 냐내구재라는 점에서 의의가 있다. 그 동안 시장구조분석은 일반포장소비재를 중심으로 분석되어 왔으나 자동차의 시장구조분석는 자동차의 구매주기가 장기간이며, 다음 구매는 많은 소비자가 상위차급으로 이동한다는 점에서 기존의 분석에 사용되었던 상표전환자료를 사용하는데 한계가 있다. 이 때문에 본 연구에서는 구매고려상표군을 중심으로 우사성지수로 사용하여 시장구조분석을 하였다. 자료는 미국의 자동차구매에 관한 이차자료를 활용하였으며, 자료의 특성상 일부차종에 한정하여 사용하였다. 크게 세가지 형태-비용, 비용-형태, 비구조화의 가설적 시장을 비교분석하였으며, 결과적으로 형태-비용 구조가 가장 우수한 것으로 판단되었다.

• 대한전자공학회논문지SD
• /
• 제44권9호
• /
• pp.71-80
• /
• 2007

본 논문은 교차결합된 부성저항(cross-coupled negative-gm) 발진기 구조의 캐패시터 공통단자에서 2차 고조파를 얻어내는 새로운 푸쉬-푸쉬 기술에 대해 제안한다. 캐패시터 공통단자에서 2차 고조파가 생성되는 기본적인 이론은 에미터-베이스 접합 다이오드의 비선형 특성에 의한 Voltage clipping과 VCO core 트랜지스터의 Switching 동작 시 생기는 상승과 하상 시간의 차로써 설명된다. Simulation을 통한 비교연구를 통하여 본 논문에서 제안한 방법이 기존의 에미터 공통단자에서 출력을 얻어내는 방법보다 마이크로파 영역에서 전력효율이 더 뛰어나다는 것을 보였다. 본 기술을 적용한 Prototype MMIC VCO가 12-GHz와 17-GHz 대역에서 GaInP/GaAs HBT 공정을 사용하여 설계, 제작되었다. 출력 파워는 각각 -4.3dBm과 -5dBm이 측정되었고, Phase noise는 1-MHz offset에서 각각 -108 dBc/Hz와 -110.4 dBc/Hz가 측정되어 -175.8 dBc/Hz와 -184.3 dBc/Hz의 FoM(Figure-of-Merit)을 얻었다. 제작된 12-GHz와 17-GHz의 VCO Core는 각각 25.7mW(10.7mA/2.4V)와 13.1mW(4.4mA/3.0V)를 소모한다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.128-135
• /
• 2013

본 논문에서는 고전압 공정기술을 이용하여 고속 디밍제어가 가능한 고출력-LED 드라이버를 설계하였다. 제안하는 고출력-LED 드라이버는 디밍신호를 통해서 LED에 필요한 전류량을 예측하고, 예측된 전류의 일부분을 인덕터 전류로 피드백시키는 방법을 사용하여서, LED 전류 상승시간이 최소화되도록 설계하였다. 기존 고출력-LED 드라이버의 최소 LED 전류 상승시간은 $3{\mu}s$로 제한된 반면 제안하는 고출력-LED 드라이버의 최소 LED전류 상승시간은 1/10 정도로 감소되었다. 설계된 LED 드라이버는 $0.35{\mu}m$ 60V BCDMOS 2-poly 4-metal 공정으로 제작되었으며 측정 결과 입력전압 12V, 9개의 백색 LED, 353mA LED전류, 1KHz 디밍주파수에서 LED전류 상승시간과 전력전달효율은 각각 240ns, 93.7%로 측정되었다.

• 디지털융복합연구
• /
• 제10권9호
• /
• pp.375-381
• /
• 2012

이동통신망에서는 한정된 채널을 효과적으로 할당하기 위한 여러 연구들이 진행되고 있다. 이동국에서 호를 요청하면 교환국에서 각 기지국에 속한 이동국에 채널을 할당한다. 채널할당방식에는 크게 고정채널할당방식, 동적채널할당방식 그리고 이를 조합한 하이브리드방식이 있다. 본 논문에서는 채널을 할당 할 때 채널 간 간섭을 최소로 하고 채널을 할당하기까지의 시간과 횟수를 최소화하는 방안을 제안한다. 본 논문에서는 제안하고자 하는 알고리즘은 기지국, 제어국, 교환국 등 특정 장비당 채널수에 상관이 없이 범용으로 사용할 수 있는 시스템 모델을 기준으로 제안하였으며 기존의 통신사업자들이 통계를 근거로 채널을 할당하는 유사한 고정방식과 할당 시 기존의 방식과는 개선된 방식을 제시한다. 시뮬레이션을 통해 다른 방식과 비교 검토하여 제안 방식의 효율성을 검증한다.