• 지구물리와물리탐사
• /
• 제11권1호
• /
• pp.68-77
• /
• 2008

2.5차원 전자탐사 적분방정식의 확장된 Born 근사해 또는 국소 비선형 근사에 기초하여 루프-루프 전자탐사 역산 알고리듬이 개발되었다 송수신 배열은 수평 동일면(HCP) 또는 수직 동일면(VCP) 방식이고, 다중 주파수 및 다중 송수신 간격을 포함할 수 있으며 PC에서 작동된다. 안정적이고 고해상도를 유지하는 역산이 가능하도록 변수분해 행렬과 Backus-Gilbert 분산 함수 분석을 통해 감도 분포의 함수로서의 공간적으로 변화하는 최적 Lagrange 곱수 결정 알고리듬을 포함하였다. HCP와 VCP 배열 자료가 지하 전기비저항 구조에 따라 서로 다른 감도를 가짐에 따라 동시 역산에서 안정성과 해상도에 영향을 미치게 되므로, 계산값과 측정값 차의 분산에 따라 가중치를 적용하는 방식을 도입하였다. 모델링 코드의 정확성은 통상적으로 루프-루프 전자탐사에서 사용하는 주파수 및 송수신 간격 범위에서 유한차분법에 의해 계산된 결과와의 비교를 통하여 증명되었다. 개발된 역산 알고리듬은 먼저 반무한 공간내 전도체 및 저항체가 포함된 모델에 대한 계산자료에 적용되어 성능이 입증되었다. 현장자료에 적용하고 그 결과 영상을 전기비저항 탐사자료에 대한 역산 결과와 비교하여, 의미있는 지하구조의 영상을 얻을 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제30권4A호
• /
• pp.336-344
• /
• 2005

이산 웨이블렛 변환(Discrete Wavelet Transform)은 블록효과가 없고 특정시간의 주파수 특징을 잘 표현하여 MPEG4나 JPEG2000의 표준안으로 채택되는 등 많은 응용분야에서 이용되는 변환 방법이다. 본 논문에서는 저 전력, 저 비용 DWT 필터 설계를 위한 두 채널 QMF(Quadracture Mirror Filter) PR(Perfect Reconstruction) 래티스 필터에 대한 비트 시리얼 구조를 제안하였다. 제안된 필터(필터 길이 = 8)는 4개의 래티스로 구성되었으며, 각 단 고정계수의 양자화 비트를 PSNR(peak-signal-to-noise ratio) 분석을 통하여 결정하였고 그에 따른 효율적인 비트 시리얼 곱셈기 구조를 제안하였다. 각 계수는 CSD(Canonic Signed Digit) 인코딩 방법을 이용하여 `0'이 아닌 비트의 수를 최소화함으로써 복잡도를 개선하였다. 제안된 DWT구조는 휴면기간 동안 하위레벨을 처리하는 폴딩(folding) 구조이고 이에 대한 효율적인 스케줄링 방법이 제안되었으며 최소의 하드웨어(플립 플롭, 전가산기)만으로 구현이 가능하다. 제안된 구조는 VerilogHDL로 설계되어 검증되었으며 Hynix 0.35$\mu$m표준셀 라이브러리를 사용하여 합성한 결과, 최대 동작주파수는 200 MHz이며 16클록의 레이턴시(Latency)와 약 175Mbps의 성능을 보였다.

• 지구물리와물리탐사
• /
• 제6권4호
• /
• pp.199-206
• /
• 2003

MT 탐사자료의 역산에 있어서 지하의 전기비저항과 함께 정적효과를 파라미터로 설정하여 동시 역산을 수행하는 알고리듬을 하나의 지하구조 모델에 각기 다른 양의 정적효과를 포함시킨 4개의 자료에 대하여 적용시키고 이를 정적효과가 전혀 고려되지 않은 경우와 비교하여, 3차원 역산에서 정적효과가 미치는 영향 및 그 특성에 대하여 분석하였다. 일반적으로 현장자료에 정적효과가 어느 정도 포함되어 있는지에 대한 사전 정보가 전혀 없으므로 역산과정에서 이를 조절하는 trade-off 파라미터의 적절한 선택이 매우 중요하며, 본 연구에서는 모델의 smoothness와 static shift의 양을 조절하는 각각의 파라미터의 크기를 매 반복마다 구하는 알고리듬을 동시역산에 적용하였으며 4개의 이론자료에 적용한 결과 만족할 만한 결과를 얻었다. 정적효과가 포함된 자료에 대하여 정적효과를 고려하지 않은 역산(기존의 MT 역산)에서는 지표 block의 전기비저항을 바꿔 역산 스스로가 정적효과를 유발하려는 경향을 보였으며 이의 결과로 저주파수에서는 상당한 정적효과를 발생시켜 정적효과가 그리 크지 않은 경우 심부구조를 어느 정도 규명해 내는 것으로 나타났다. 그러나 고주파수에서는 이들 지표 block의 영향이 주파수에 무관하지 않게 되어 정적효과를 포함하는 자료의 겉보기 전기비저항과 위상을 동시에 만족시키지 못하게 된다. 그러나 정적효과를 파라미터로 하는 동시역산의 경우, 매우 심한 정적효과를 포함하는 자료에 대해서도 지하구조를 매우 정확히 영상화 하는 것이 가능하였다.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5389-5396
• /
• 2012

본 논문에서는 H.264/AVC의 고성능 잔여 데이터 복호기를 위해 최적화된 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 새로운 역영자화 수식들을 적용한 공통 연산기를 갖는 병렬 역양자화기와 병렬 역변환기를 통합한 하드웨어 구조이다. 새로운 역양자화 수식들은 기존 수식에서 나눗셈 연산을 제거하여 연산량 및 처리시간을 감소시키고 새로운 수식들을 처리하기 위해 곱셈기와 왼쪽 쉬프터로 구성된 하나의 공통 연산기를 사용한다. 역양자화기는 4개의 공통 연산기를 병렬처리하기 때문에 $4{\times}4$ 블록의 역양자화 수행 사이클 수를 1 사이클로 감소시키고, 제안하는 역변환기는 8개의 역변환 연산기를 사용하여 $4{\times}4$ 블록의 역변환 수행 사이클 수를 1 사이클로 감소시킨다. 또한 제안하는 구조는 역양자화 연산과 역변환 연산을 동시에 수행하기 때문에 하나의 $4{\times}4$ 블록을 처리하는 데 1 사이클이 소요되어 수행 사이클 수가 감소한다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 21.9k, critical path delay는 5.5ns이고, 최대 동작 주파수는 181MHz이다. 최대 동작 주파수에서 제안하는 구조의 throughput은 2.89Gpixels/sec이다. 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조들 대비 88.5% 이상 향상되었다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.45-52
• /
• 2008

본 논문에서는 무선으로 전력과 데이터를 받는 온서 센서 태그 칩을 $0.18-{\mu}m$ CMOS공정으로 제작하였다. 태그 칩 구동에 필요한 전력은 쇼트키 다이오드로 구성된 전압체배기를 이용하여 리더로부터 받는 UHF 대역 (900 MHz) RF 신호를 이용하여 발생시킨다. 태그 칩이 위치한 부분의 온도는 sub-threshold 모드에서 동작하는 새로운 저전력 온도-전압 변환기를 이용하여 측정되고, 이 아날로그 전압은 8-bit 아날로그-디지털 변환기를 통해 디지털 데이터로 표시된다. ASK 복조기와 간단한 디지털 회로로 구성된 회로 블록을 이용해 여러 태그 칩 중에 단일 칩을 선택할 수 있는 식별자 정보를 인식할 수 있다. 제작된 온도 센서는 주변 환경 온도 $20^{\circ}C$ to $100^{\circ}C$ 사이의 온도를 측정한 결과, $0.64^{\circ}C/LSB$의 해상도를 나타내었다. 온도 센서 구동에 필요한 입력 전력은 -11 dBm이었고, 온도 오차는 최대 $0.5^{\circ}C$, 칩 면적은 $1.1{\times}0.34mm^2$, 동작주파수는 100 kHz, 전력소모는 64 ${\mu}W$, 변환율은 12.5 k-samples/sec을 가진다.

• 지구물리와물리탐사
• /
• 제4권2호
• /
• pp.25-33
• /
• 2001

토목이나 건설 그리고 환경 분야에서 요구하는 지반 조사에 대한 공학적인 적용을 위하여 주파수 영역 루프-루프 전자탐사 연구를 수행하였다. 이를 위하여 송신 루프와 수신 루프가 동일면을 이루는 수평동일면 배열과 수직동일면 배열을 이용하였고, 각 배열에 대해 세 개의 이상성분을 측정 자료로 하여 영상을 구성하였다. 본 연구에서의 모형 반응 계산은 확장된 Born 근사를 이용한 2.5차원 적분방정식을 이용하였고, 역산 과정에서 분해능의 향상을 위해 ACB(Active Constraint Balancing)를 채택하였다. 모형 반응을 통한 1차원 및 2차원 역산 알고리듬을 적용시켜 본 결과, 층서구조에서는 비교적 1층의 전기전도도가 높을수록 모델 변수의 추정이 용이하였으며, 2차원 고립 이상체에 대한 역산 결과는 전도성 이상체와 비전도성 이상체의 위치를 잘 확인할 수 있었다. 또한 VCP배열 자료의 역산 결과보다 HCP배열 자료의 역산 결과에서 보다 나은 해상도를 보였으며, HCP배열과 VCP배열의 자료를 동시에 역산하였을 경우에 분해능의 향상을 확인하였다. 실제 루프-루프 전자탐사의 현장 자료 획득을 위해서 캐나다 Geonics사의 전자탐사 장비 EM34-3XL을 이용하였으며, 전기비저항 탐사 자료와 동일 측선상에서 비교 분석하였다. 역산 결과, 1차원 역산 보다는 2차원 역산 알고리듬을 이용하여 구성한 영상에서 전기비저항 탐사 결과와 매우 유사한 만족할만한 전기비저항 분포를 확인할 수 있었다. 따라서 현장에서의 개략적인 지반 조사를 위한 루프-루프 전자탐사의 응용이 기대된다.

• 한국통신학회논문지
• /
• 제22권4호
• /
• pp.637-637
• /
• 1997

본 논문에서는 MPEG-4 비데오 VB(verification model)에서 입력 영상의 크기 변환을 위하여 제시한 포멧 변화필터보다 하드웨어 구현시 더 유리한 필터를 제안한다. 제안된 필터는 각 계수가 MSD(minimal signed digit)로 표현되었을 때 0이 아닌 자리수가 두 개 이하가 되도록 설계하였으며 입력과 필터 계수와의 곱을 하나의 덧셈기만으로 구현할 수 있어서 일반적인 필터에서와 같이 정수 곱셈기나 CSA(carry save adder)를 사용하는 경우보다 복잡도나 속도 면에서 더 유리하다. MPEG 비데오 VM에서 제시한 필터는 2:1, 4:1, 5:3, 5:6 변화 등 모두 여섯가지인데 이들 중 매우 간단한 필터 하나를 제외한 나머지 필터에 대하여 모두 각 계수가 0이 아닌 자리수가 두개 이하가 되도록 설계를 하고 이들을 MPEG에서 제시한 필터들과 비교하였다. 필터링 성능 비교 방법은 사인파를 입력으로 하여 출력과 참값을 비교하는 간접적인 방법과, 영상을 높은 정밀도 계산으로 높은 탭수의 필터를 통과시켜 얻은 결과를 원영상으로 하여 제안된 필터와 MPEG에서 제시된 필터를 통과한 영상들을 PSNR로 비교하는 방법을 사용하였다. 결국, 본 논문에서 제시된 포맷 변환 필터들은 하드웨어 구현이 매우 간단하고 속도가 빠르면서도 필터링된 영상의 화질 면에서는 MPEG에서 제시한 필터와 거의 같음을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 한국정보통신학회논문지
• /
• 제25권11호
• /
• pp.1627-1634
• /
• 2021

본 논문은 저전력 뉴럴 네트워크 가속기 SOC를 위한 아날로그 Convolution Filter용 저전력 초소형 ADC 회로 및 칩 설계 기술을 소개한다. 대부분의 딥러닝의 학습과 추론을 할 수 있는 Convolution neural network accelerator는 디지털회로로 구현되고 있다. 이들은 수많은 곱셈기 및 덧셈기를 병렬 구조로 구현하며, 기존의 복잡한 곱셉기와 덧셈기의 디지털 구현 방식은 높은 전력소모와 큰 면적을 요구하는 문제점을 가지고 있다. 이 한계점을 극복하고자 본 연구는 디지털 Convolution filter circuit을 Analog multiplier와 Accumulator, ADC로 구성된 Analog Convolution Filter로 대체한다. 본 논문에서는 최소의 칩면적와 전력소모로 Analog Accumulator의 아날로그 결과 신호를 디지털 Feature 데이터로 변환하는 8-bit SAR ADC를 제안한다. 제안하는 ADC는 Capacitor Array의 모든 Capacitor branch에 Split capacitor를 삽입하여 모든 branch의 Capacitor 크기가 균등하게 Unit capacitor가 되도록 설계하여 칩면적을 최소화 한다. 또한 초소형 unit capacitor의 Voltage-dependent capacitance variation 문제점을 제거하기 Flipped Dual-Capacitor 회로를 제안한다. 제안하는 ADC를 TSMC CMOS 65nm 공정을 이용하여 설계하였으며, 전체 chip size는 1355.7㎛², Power consumption은 2.6㎼, SNDR은 44.19dB, ENOB는 7.04bit의 성능을 달성하였다.

• 지구물리와물리탐사
• /
• 제24권4호
• /
• pp.180-193
• /
• 2021

복소 전기비저항 탐사기법은 진동수 영역에서 전기비저항과 위상을 측정하여 지하 매질의 다양한 특성정보를 획득할 수 있는 탐사기법으로 최근 그 활용성이 증가하고 있다. 이 논문에서는 복소 전기비저항 탐사기법의 활용성을 높이기 위하여 획득한 자료에 대한 3차원 역산 알고리듬을 개발하였다. 이를 위한 모델링에는 전자기 커플링 효과를 무시하는 경우에 적용할 수 있는 포아송 방정식을 적용하였으며, 역산에는 기존의 평활화된 역산법을 복소수로 확장하는 방법으로 알고리듬을 개발하였다. 역산의 안정성 및 현장자료의 적용성을 높이기 위하여 라그랑지 곱수를 역산 과정에서 오차 벡터와 모델 증분 벡터의 크기에 따라 자동적으로 조정되도록 하는 기법을 도입하였다. 또한, 잡음이 많이 포함된 위상자료로 인한 자료의 손실을 보완하기 위하여 역산반복 단계에서 초반부는 전기비저항 자료만을, 후반부는 전기비저항 자료와 위상 자료를 모두 역산하는 두 단계로 구성된 역산기법을 제시하였다. 수치 모형실험에 대한 역산 시험결과 안정적인 역산 결과를 얻을 수 있었으며, 개발된 3차원 역산 알고리듬을 국내 천열수 광산 인근에서 수행한 복소 전기비저항 탐사자료 해석에 적용하여 그 타당성을 확인하였다.