• 한국항행학회논문지
• /
• 제18권4호
• /
• pp.341-346
• /
• 2014

본 논문은 6.0~18.0 GHz 대역에서 동작하는 광대역 디지털 주파수 변별기(DFD, digital frequency discriminator)의 위상 상관기(phase correlator)를 설계하고 제작하였으며, 제작된 DFD 위상 상관기의 I와 Q 신호를 측정하고, 주파수 변별 오차를 분석하였다. 믹서형 위상 상관기의 동작 특성에 대한 해석적 관계식을 유도하였으며, 위상 상관기에 포함되는 IQ 믹서(mixer)와 8-way 전력분배기(power divider)는 RF 시뮬레이션 툴(tool)을 이용하여 모델링하였다. 설계된 위상 상관기는 제작되어 측정하였다. 제작된 위상 상관기의 I와 Q 출력신호를 측정하여 제시하였으며, 측정된 I와 Q 출력신호를 이용하여 위상오차(phase error)와 주파수 변별오차(frequency discrimination error)를 나타내었다. 위상 상관기의 평균 위상오차(phase error)는 $4.81^{\circ}$, RMS(root mean square)이고, 주파수 변별 오차는 1.49 MHz, RMS 이다.

• 전기학회논문지
• /
• 제61권2호
• /
• pp.257-262
• /
• 2012

The Ministry of Information-Communication assigned 18~19GHz frequency band for communication of cabins and platform to link between subway/train and it's station. In this paper, we propose wireless transmission devices which are 2 stage hybrid low noise amplifier of 18GHz band and mixer for 18GHz as well to apply for RF receiver. We designed LNA to be noise matched its 1st stage and gain matched for 2nd stage and mixer using $180^{\circ}$ hybrid coupler to suppress the spurious signal. The transistors of 18 GHz LNA and mixer are NE3210S01 of NEC and KMB-N51-1, respectively. As the result of simulation, we get 19.92dB gain and 2.06dB noise figure with LNA and 8.61dB conversion loss with mixer.

• 한국위성정보통신학회논문지
• /
• 제9권2호
• /
• pp.7-11
• /
• 2014

본 논문에서는 $0.5{\mu}m$ p-HEMT 공정을 이용한 MMIC 주파수 혼합기를 설계하였다. 본 주파수 혼합기는 Local 신호전력이 -4 ~ 4 dBm에서 유사한 성능을 갖도록 설계하여 local 신호의 변화에 따른 변환 성능이나 선형 성능이 일정하게 유지 되도록 하였다. 이와 같은 특성을 갖도록 하기 위해 새로운 형태의 FET를 이용한 피드백 회로를 구성하여, LO신호전력의 변화에 따른 성능 변화를 최소화 하였으며 넓은 주파수 대역에서 사용 할 수 있는 MMIC 주파수 혼합기 성능을 얻었다. 설계결과 LO신호전력이 -4 ~ 4dBm일 때, 0.5 ~ 2.6GHz의 주파수 범위에서 변환손실이 6 dB에 IIP3가 30 dBm 이상의 우수한 성능을 갖는 설계 결과를 얻었다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.7-15
• /
• 2002

The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate mathched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop strucure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismathc of max. >$3.4^{\circ}$.

• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.8-15
• /
• 2006

본 논문에서는 70 nm InGaAs/InAlAs MHEMT와 DAML 기반의 하이브리드 링 결합기를 이용하여 낮은 변환 손실과 높은 격리도 특성을 갖는 94 GHz 단일 평형 혼합기를 개발하였다. 혼합기에 사용된 MHEMT는 607 mA/mm의 드레인 전류 밀도, 1015 mS/mm의 전달컨덕턴스, 330 GHz의 전류이득차단주파수, 425 GHz의 최대공진주파수 특성을 나타내었다. 제작된 하이브리드 링 결합기는 $85GHz{\sim}105GHz$의 범위에서 $3.57{\pm}0.22dB$의 커플링 손실과 $3.80{\pm}0.08dB$의 삽입 손실 특성을 나타내었다. 혼합기의 측정 결과, $93.65GHz{\sim}94.25GHz$의 범위에서 $2.5dB{\sim}2.8dB$의 변환 손실 특성과 -30 dB 이하의 격리도 특성을 얻었으며, 94 GHz의 중심주파수에서 6 dBm의 LO 전력을 인가하였을 때 2.5 dB의 최소 변환 손실 특성을 얻었다. 변환 손실 및 격리도 특성을 고려할 때, 본 논문에서 개발된 혼합기의 특성은 지금까지 보고된 GaAs 기반 HEMT소자들을 사용하는 94 GHz 대역용 혼합기 중에 가장 우수한 결과물이다.

• 한국통신학회논문지
• /
• 제30권11A호
• /
• pp.1104-1109
• /
• 2005

본 논문에서는 주파수 채배기 이론에 근거하여 단일 능동소자로 입력된 기본 LO 주파수($f_{LO}$)의 3차 고조파 성분($3f_{LO}$)의 진폭이 최대가 되는 바이어스 전압을 선택하여 두 입력신호($f_{RF}$, $f_{LO}$)에 대해서 고차 출력신호성분($f_{RF}{\pm}3f_{LO}$)이 최대가 되는 고조파 먹서(harmonic mixer)를 설계 및 제작하였다. 제안된 설계 방법에 의해서 제작된 고조파 먹서는 플라스틱(Plastic) 패키지의 MESFET 소자를 사용하여 기존 Ka-대역에서 동작하는 믹서 회로들이 나타내는 높은 부품 가격, 생산성 및 회로의 복잡도 문제를 해결할 수 있었으며 RF 주파수신호($f_{RF}$=33.5GHz)에 대해서 LO 주파수 신호($f_{LO}$=11.5 GHz)의 3차 고조파 신호($3f_{LO}$=34.5 GHz)가 최대가 되는 게이트 바이어스 전압을 선택하여 중간주파수($3f_{LO}-f_{RF}$=1.0GHz)에서 -10 dB의 낮은 변환 손실 특성을 나타내었다.

• Journal of electromagnetic engineering and science
• /
• 제9권2호
• /
• pp.98-104
• /
• 2009

An InGaP/GaAs MMIC LC VCO designed with Harmonic Noise Frequency Filtering(HNFF) technique is presented. In this VCO, internal inductance is found to lower the phase noise, based on an analytic understanding of phase noise. This VCO directly drives the on-chip double balanced mixer to convert RF carrier to IF frequency through local oscillator. Furthermore, final power performance is improved by output amplifier. This paper presents the design for a 1.721 GHz enhanced LC VCO, high power double balance mixer, and output amplifier that have been designed to optimize low phase noise and high output power. The presented asymmetric inductance tank(AIT) VCO exhibited a phase noise of -133.96 dBc/Hz at 1 MHz offset and a tuning range from 1.46 GHz to 1.721 GHz. In measurement, on-chip down-converter shows a third-order input intercept point(IIP3) of 12.55 dBm, a third-order output intercept point(OIP3) of 21.45 dBm, an RF return loss of -31 dB, and an IF return loss of -26 dB. The RF-IF isolation is -57 dB. Also, a conversion gain is 8.9 dB through output amplifier. The total on-chip down-converter is implanted in 2.56${\times}$1.07 mm$^2$ of chip area.

• International Journal of Internet, Broadcasting and Communication
• /
• 제15권3호
• /
• pp.122-128
• /
• 2023

This paper proposes two kinds of single-balanced direct conversion quadrature receivers using selfoscillating LMVs in which the voltage-controlled oscillator (VCO) itself operates as a mixer while generating an oscillation. The two LMVs are complementary coupled and series coupled to generate the quadrature oscillating signals, respectively. Using a 65 nm CMOS technology, the proposed quadrature receivers are designed and simulated. Oscillating at around 2.4 GHz frequency, the complementary coupled quadrature receiver achieves the phase noise of -28 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The other series coupled receiver achieves the phase noise of -31 dBc/Hz at 1KHz offset and -109 dBc/Hz at 1 MHz offset frequency. The simulated voltage conversion gain of the two single-balanced receivers is 37 dB and 45 dB, respectively. The double-sideband noise figure of the two receivers is 5.3 dB at 1 MHz offset. The quadrature receivers consume about 440 μW dc power from a 1.0-V supply.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.197-200
• /
• 2005

This paper presents the design of a broadband hybrid mixer using dual-gate FET topology with a low-pass filter which improves return loss of output to isolate RF and LO signal. The low-pass filter shows the isolation whose RF and LO signal is better than 40 dBc at 2 GHz and 5 GHz band. The dual-gate mixer which has been designed by using cascade topology operates when the lower FET is biased in linear region and the upper FET is in saturation. The input matching circuit has been designed to have conversion gain from 2 GHz to 6 GHz. The designed mixer with low-pass filter shows the conversion gain of better than 7 dB from 2 GHz to 6 GHz at a low LO power level of 0 dBm with the fixed IF frequency of 21.4 MHz.

• 대한기계학회논문집B
• /
• 제31권2호
• /
• pp.195-201
• /
• 2007

A visualization study of flow characteristics in a mixer using multi-nozzle bubbling was performed. The mixer is filed with liquid glycerin (dynamic viscosity = $1000mPa{\cdot}s\;at\;25^{\circ}C$) and convective mixing is induced by air bubbles generated from 9 orifices installed on the bottom of the mixer. To visualize the flow field, PIV (Particle Image Velocimetry) system consisting of 532nm Nd:YAG laser, $2k{\times}2k$ CCD camera and synchronizer is adopted. The bubbles generated with uniform size and frequency form bubble stream and bubble streams rise vertically without interaction between bubble streams. Mixing efficiency is affected by the height of bubbler and the effective height of bubbler is 20nm from the bottom of the mixer.