• 한국컴퓨터정보학회논문지
• /
• 제25권11호
• /
• pp.59-65
• /
• 2020

최근 VR(Virtual Reality) 게임 장르가 점점 더 대중화되고, 시장에서는 자체적인 독립 게임 장르로 자리 매김하고 있습니다. VR의 주요 장점은 플레이어와 가상세계 간의 장벽을 낮추어 몰입 형 경험을 제공한다는 것이다. 제안방법은 플레이어가 VR의 고유한 특성을 사용하여 시각적으로 몰입하고, 새로운 가상세계를 경험할 수 있는 게임을 개발하는 것을 목적으로 한다. 제안게임의 특징은 캐릭터가 제한된 범위의 시야만을 제공한다는 것이다. 이를 위해 윤곽선(Outline)을 이용하며, 이는 실루엣 윤곽선을 사용하여 만들게 된다. 이러한 제한적인 시야를 VR에 접목하고, 이를 통해 플레이어는 매우 몰입적인 방식으로 가상세계를 경험하게 된다. 또한 파티클 시스템과 함께 실루엣 윤곽을 만들기 위해 오큘러스 리프트(Oculus Rift)와 유니티(Unity 3D) 게임 엔진을 기본으로 하여 개발한다. 또한 객체 사이의 경계선 제거에 대해 자세히 설명을 하며 게임 개발 과정에 대해 소개한다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.10-17
• /
• 2015

본 논문에서는 3-Line buffers를 사용하여 Sobel 윤곽선 추출 블록을 FPGA로 효율적으로 설계하여 구현하고자 한다. FPGA는 영상처리 알고리즘 중 하나인 Sobel 윤곽선 추출 알고리즘을 처리하기에 적절한 환경을 제공한다. 윤곽선 추출을 위한 방법으로는 파이프라인 방법을 사용하였다. Sobel 윤곽선 연산에서 윤곽선 강도 레벨을 결정하기 위하여 유한 상태 기계로 구현 된 마스크 연산을 이용한 모델을 제안한다. 효율적인 LUT 및 플리플롭의 사용으로 시스템의 성능이 향상됨을 입증하였다. 제안하는 3-line buffers을 이용한 Sobel 추출 연산은 Xilinx 14.2으로 합성하고 Virtex II xc2vp-30-7-FF896 FPGA device으로 구현하였다. Matlab을 이용하여 제안된 3-Line buffers 설계 시 PSNR 성능이 향상됨을 확인하였다.

• 한국정보전자통신기술학회논문지
• /
• 제12권6호
• /
• pp.597-604
• /
• 2019

본 논문은 프로토콜 구현물이 프로토콜의 사양에 대한 적합성을 시험하기 위한 시험항목 생성시 CPP(중국 집배원 문제) 알고리즘의 개선된 적응적 적용 방법을 제안한다. 또한 본 논문에서 제안한 개선된 CPP 알고리즘 방법이 통신 프로토콜의 적합성 시험을 위한 시험항목 생성에 어떻게 적응될 수 있는지 B-ISDN Q.2931 호/연결 제어 절차에 실례로 적용하여 본다. 본 방법의 실험적인 적용 결과 기존의 시험열 생성 방법들에 비해 최적화된 최소 비용의 시험열을 생성함을 확인하였다. 본 논문의 제안된 방법은 표준화된 사양으로부터 최소 비용의 시험항목을 구하는 최적화 기법으로써의 장점을 가지고 있는데 본 논문의 개선된 CPP 알고리즘의 이 최적화 기법은 프로토콜 구현물의 적합성을 시험하기 위한 실재 환경에 실제적으로 적용될 수 있다. 향후 연구에서는 프로토콜 적합성시험을 위한 시험항목 생성시 상위 시험기와 하위 시험기간의 시험 조정 절차에서 발생할 수 있는 동기화 문제를 해결하고 적용하는 방안이 강구되어야 할 것으로 사료된다.

• 한국게임학회 논문지
• /
• 제16권6호
• /
• pp.79-90
• /
• 2016

최근 게임분야에서 수준 높은 인공지능 에이전트의 구현은 많은 주목을 받고 있다. 그 중 Monte-Carlo Tree Search(MCTS)는 완전 정보를 가진 게임에서 무작위 탐색을 통해 최적의 해를 구할 수 있는 알고리즘으로, 수식으로 표현되지 않는 경우에 근사치를 계산하는 용도로 적합하다. 하스스톤과 같은 Trading Card Game(TCG) 장르의 게임은 상대방의 카드와 플레이를 예측할 수 없기 때문에 불완전 정보를 가지고 있다. 본 논문에서는 불완전 정보 카드 게임에서 인공지능 에이전트를 생성하기 위해 MCTS 알고리즘을 응용하는 방법을 제안하고, 현재 서비스되는 하스스톤 게임에 적용하여 봄으로써 MCTS 알고리즘의 실용성을 검증한다.

• 한국항행학회논문지
• /
• 제18권1호
• /
• pp.22-28
• /
• 2014

본 논문은 FOTA 기반의 지능형 자동차를 위한 범용 ECU 시뮬레이터의 설계 및 개발에 대해 서술한다. 특정 목적용이 아닌 범용적인 ECU 시뮬레이터를 하드웨어와 소프트웨어 플랫폼 두 부분으로 나눠 설계 및 개발 한다. 하드웨어는 32bit Atmel AVR의 코어를 장착하고 CAN/LIN 인터페이스 그리고 사용자를 위한 LCD화면과 터치 버튼을 설계하여 범용적인 지능형 자동차용 ECU의 조건을 만족시켰다. 소프트웨어는 설계/개발된 하드웨어의 모든 기능들을 지원하면서도 데이터를 효율적으로 처리하기 위하여 FSM의 구조로 개발했다. 설명된 방법으로 개발된 ECU 시뮬레이터의 유효성 검증을 위해 자동 업데이트 시스템의 데이터를 전달해주는 ECU 관리자를 추가 개발하여 테스트를 진행했다. 실험을 위하여 ECU와 DM간 상호 통신이 가능한 총 4가지의 시나리오를 지정해 업데이트 과정을 포함한 테스트를 진행했고, 결과적으로 모든 시나리오에서 ECU 시뮬레이터로서 동작의 유효성을 확인할 수 있었다.

• International Journal of Automotive Technology
• /
• 제4권2호
• /
• pp.87-94
• /
• 2003

Recent advancements of permanent magnet (PM) materials and solid-state devices have contributed to a substantial performance improvement of permanent magnet machines. Owing to the rare-earth PMs, these motors have higher efficiency, power factor, output power per mass and volume, and better dynamic performance than induction motors without sacrificing reliability. Not surprisingly, they are continuously receiving serious considerations for a variety of automotive and propulsion applications. An electric vehicle (EV) requires a high-effficient propulsion system having a wide operating range and a capability of generating a high peak torque for short durations. The improvement of torque-speed performance for these systems is consequently very important, and researches in various aspects are therefore being actively pursued. A great emphasis has been placed on the efficiency and optimal utilization of PM machines. This requires attention to many aspects related to the machine design and overall performance. In this respect, the prediction of iron losses is particularly indispensable and challenging, especially for drives with a deep field-weakening range. The objective of this paper is to present iron loss estimations of a PM motor over a wide speed range. As aforementioned, in EV applications core losses can be significant during high-speed operation and it is imperative to evaluate these losses accurately and take them into consideration during the motor design stage. In this investigation, the losses are predicted by using an analytical model and a 2D time-stepped finite element method (FEM). The results from different analytical approaches are compared with the FEM computations. The validity of each model is then evaluated by these comparisons.

• 융합신호처리학회논문지
• /
• 제9권3호
• /
• pp.201-207
• /
• 2008

본 논문은 JPEG 2000에 사용되는 전처리 과정 기능인 타일링 시스템의 구현에 관한 것이다. 설계된 시스템은 JPEG 2000의 표준에 명시되어 있으며, 이미지의 크기 파악, 영역 확장 그리고 이미지 분할 기능을 수행한다. Progressive한 입력을 타일 단위로 분할 및 전송하기 위해서, 입력 이미지를 Frame Memory에 저장한다. 그래서 Verilog-HDL를 사용하여 FSM 방식으로 설계되었으며 최대 5M 이미지를 처리할 수 있다. 또한, 영역 확장을 위한 이미지 크기를 파악하기 위해서 나머지(rem) 연산을 기반으로 한 수식을 만들었다. 이를 이용해서 입력 이미지의 크기 패턴을 파악하는 진리표를 제안한다. TSMC 0.25um ASIC library 환경에서 합성된 gate counts는 18,725로 되었으며 maximum data arrival time은 18.94[ns]를 가진다.

• 한국통신학회논문지
• /
• 제33권6B호
• /
• pp.456-468
• /
• 2008

본 논문에서는 혼합형 2단 AWG 기반의 WDM-PON을 하드웨어적으로 구현하기 위한 초기 단계로서 입출력 모듈을 설계하고 로직 시뮬레이션을 통해 동작을 검증한다. 혼합형 2단 AWG 기반의 WDM-PON은 32개의 파장을 통하여 128개의 ONU에게 서비스를 제공한다. 이때, 하향 전송에서 각 ONU는 각기 할당된 별도의 파장을 이용하는 반면 상향 전송의 경우 4개의 ONU가 단일의 파장을 공유하는 형태이다. 설계한 WDM-PON MAC 칩은 sub-MAC을 기반으로 하며, 각 sub-MAC마다 제어부, 수신부 그리고 네 개의 송신부로 구성된다. 따라서 본 논문에서는 sub-MAC을 구성하는 송 수신부의 기능, 사용되는 핀, 제어 신호 및 타이밍을 정의하고 이를 기반으로 각 기능 모듈을 설계한다. 설계한 WDM-PON MAC 칩은 각 입출력 모듈이 1Gbps의 송수신률을 가지는 것을 목표로 하였으며 이 동작을 위하여 125MHz 구동 클럭에 맞도록 설계된다. WDM-PON MAC 칩의 설계과정은 FSM(Finite State Machine)을 이용한 설계 흐름을 따랐으며 설계한 sub-MAC의 입출력 기능의 검증 및 성능 평가를 위하여 ModelSIM에서 각 기능별로 시나리오를 작성하고 이를 기반으로 로직 시뮬레이션을 수행한다.

• 한국정보통신학회논문지
• /
• 제15권2호
• /
• pp.439-446
• /
• 2011

본 논문에서는 비디오 코덱을 비롯한 멀티미디어 데이터 압축에 주로 이용되는 엔트로피 코딩 방식 중의 하나인 허프만 코딩을 위한 전용 하드웨어를 제안하고 구현하였다. 제안한 허프만 코덱은 허프만 인코더와 디코더로 구성되어 있다. 허프만 인코더는 룩업 테이블을 이용하여 심볼을 허프만 코드로 변환한다. 가변 길이의 허프만 코드는 데이터 패킷화 블록에서 32 비트의 일정한 형식으로 맞추어진 후에 프레임 단위로 직렬로 출력된다. 허프만 디코더는 직렬로 입력되는 비트스트림을 버퍼링 없이 트리 구조의 FSM을 이용하여 디코딩하여 심볼로 변환한다. 제안한 하드웨어는 동작의 유연성을 위해서 인코딩과 디코딩 하드웨어를 프로그래머블하게 동작시킬 수 있도록 하여 프로그래밍 과정을 통해서 다양한 허프만 코딩을 수행할 수 있도록 하였다. 구현한 하드웨어는 Altera사의 Cyclone III FPGA를 이용하여 검증하였고, 3725개의 LUT를 사용하면서 최대 365MHz로 동작이 가능하였다.

• Journal of Welding and Joining
• /
• 제27권6호
• /
• pp.31-35
• /
• 2009

When conducting CTOD test, especially in thick welded steel plate, fatigue pre-cracking occasionally failed to satisfy the requirements of standards thus making the test result invalid. Internally accumulated residual stress of test piece has been thought as one of the main reasons. The propagation of fatigue crack, started from the tip of machined notch, which might have propagated irregularly due to residual stress field. To overcome this kind of difficulty three methods to modify the residual stress are suggested in standard i.e. local compression, reverse bending and stepwise high-R ratio method. In this paper not only multi pass welding but also local pre-compressing process of thick steel plate has been simulated using finite element method for clarifying variation of internal welding residual stress. The simulated results show that welding residual stress is compressive in the middle section of the model and it is predominantly increased after machining the specimen. Comparing as-welded state all component of the welding residual stress changing to compressive in the tip of machine notch whereas residual stress of the outer area remain as tensile condition relatively. Analysis results also show that this irregular residual stress distribution is improved to be more uniformly by applying local compression.