• 한국결정성장학회지
• /
• 제10권3호
• /
• pp.199-204
• /
• 2000

본 연구에서는 청색 발광다이오드, 광전모듈레이터, 태양전지의 창문층 등의 광범위한 응용분야를 갖는 ZnS를 용액 성장법에 의해 nanometer 사이즈의 입자로 구성된 박막의 형태로 슬라이드 유리기판에 성장하고 구조적, 광학적 특성을 분석하고, 이 결과를 토대로 ZnS박막의 양자사이즈효과에 대해 연구하였다. 성장조건에 관련된 인자는 precursor 용액의 농도, 성장온도, 암모니아 용액의 농도, 성장시간 등이었다. X-선 회절분석 결과, 본 연구에서 용액성장법으로 성장한 ZnS박막은 cubic 구조($\beta$-ZnS)를 가졌다. 성장온도가 $75^{\circ}C$일 때 막의 표면상태가 가장 양호했으며 입자사이즈의 균일도도 가장 우수했다 광에너지 변화에 따른 광투과도 측정 결과, 본 연구의 ZnS 시료는 성장조건을 조절함에 따라 에너지밴드갭이 3.69 eV~3.91 eV까지 조절 할 수 있었고, 이는 벌크 ZnS의 에너지밴드갭인 3.65 eV보다 훨씬 높은 수치로서 양자사이즈효과에 의한 blue-shift 현상이 용액성장법으로 합성된 ZnS에서 큰 폭으로 나타남을 알 수 있었다. 그리고 photoluminescence(PL)측정 결과, ZnS 입자의 미세성으로 인한 입자 표면준위의 영향으로 PL 피크가 에너지밴드갭보다 훨씬 적은 에너지 영역에서 발생했다. 특히 PL피크의 위치가 입자사이즈와 막두께에 따라 shift했는데, 이는 용액성장법으로 성장한 ZnS의 경우 본 연구에서 최초로 보고되는 것이다.

• 한국결정성장학회지
• /
• 제17권5호
• /
• pp.179-186
• /
• 2007

[ $CdGa_2Se_4$ ] 단결정 박막을 수평 전기로에서 합성한 $CdGa_2Se_4$ 다결정을 증발원으로하여, hot wall epitaxy(HWE) 방법으로 증발원과 기판(반절연성-GaAs(100))의 온도를 각각 $630^{\circ}C,\;420^{\circ}C$로 고정하여 성장하였다. 이때 단결정 박막의 결정성은 광발광 스펙트럼과 이중결정 X-선 요동곡선(DCRC)으로 부터 구하였다. Hall 효과는 van der Pauw 방법에 의해 측정되었으며, 293K에서 운반자 농도와 이동도는 각각 $8.27{\times}10^{17}cm^{-3},\;345cm^2/V{\cdot}s$였다. $CdGa_2Se_4/SI$(Semi-Insulated) GaAs(100) 단결정 박막의 광흡수와 광전류 spectra를 293K에서 10K까지 측정하였다. 광흡수 스펙트럼으로부터 band gap $E_g(T)$는 Varshni 공식에 따라 계산한 결과 $E_g(T)=2.6400eV-(7.721{\times}10^{-4}eV/K)T^2/(T+399K)$였다. 광전류 스펙트럼으로부터 Hamilton matrix(Hopfield quasicubic mode)법으로 계산한 결과 crystal field splitting 에너지 ${\Delta}cr$값이 106.5meV이며 spinorbit 에너지 ${\Delta}so$값은 418.9meV임을 확인하였다. 10K일 때 광전류 세 봉우리들은 $A_{1^-},\;B_{1^-}$와 $C_{11}-exciton$ 봉우리임을 알았다.

• 한국전자파학회논문지
• /
• 제21권4호
• /
• pp.362-370
• /
• 2010

본 논문에서는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic: LTCC) 기술을 이용하여 Wi-Fi와 WiMAX에 적용할 수 있는 무선 전단부(RF front-end) 모듈을 구현하였다. 무선 전단부 모듈은 3개의 LTCC 대역 통과 여파기와 FBAR 여파기, embedded된 정합 회로, Wi-Fi와 WiMAX 모드 선택용 SPDT 스위치, 송 수신택용 SPDT 스위치 그리고 대역 선택용 SP4T 스위치로 구성되어 있다. 모드 선택용 SPDT 스위치의 DC block 패시터를 실장하기 위한 패드 패턴에서 LTCC의 적층 구조의 특성으로 인해 0.2~0.3 pF의 값을 가지는 기생 성분이 생기게 된다. 이러한 기생 성분은 설계된 회로의 매칭을 틀어지게 만들어 결과적으로 모듈의 전기적 성능을 저하시킨다. 따라서 기생 커패시터 성분에 상응하는 칩 인덕터를 DC block 커패시터 패드 패턴과 병렬로 달아서 기생 성분을 상쇄하여 모듈의 특성을 최적화하였다. 제작된 무선 전단부 모듈은 내부 접지(inner GND) 3개 층을 포함한 12층으로 설계되었으며, 크기는 $6.0mm{\times}6.0mm{\times}0.728mm$이다.

• 한국산학기술학회논문지
• /
• 제19권6호
• /
• pp.646-651
• /
• 2018

최근 태양전지의 Donor/Acceptor 계면에 그래핀 양자점을 완충 층으로 삽입하여 광 전환 효율을 향상시킨 많은 연구 결과들이 보고되었다. 그래핀 양자점은 그래핀 단일 층이 여러 겹 쌓여서 구성된 수 나노미터 크기의 물질로, 양자 제한 효과에 의한 밴드갭 조절이 가능하다는 장점을 가지고 있다. 하지만 대부분의 그래핀 양자점을 활용한 연구에서 레이저 분쇄나 수열 처리 등과 같은 복잡하고 접근성이 떨어지는 용액 공정들이 박막 형성에 사용되고 있다. 본 연구에서는 Indium tin oxide(ITO)/$TiO_2$/Poly(3-hexylthiophene)(P3HT)/Al 구조로 구성된 태양전지의 Donor/Acceptor 계면에 그래핀 양자점을 단순한 초음파 처리를 통해 용매에 분산시켜 박막 공정에 사용하였음에도 불구하고, 단락 전류를 $1.26{\times}10^{-5}A/cm^2$에서 $7.46{\times}10^{-5}A/cm^2$으로, 곡선인자(Fill factor)를 0.27에서 0.42로 향상된 결과를 확인하였다. 이러한 결과를 트랜지스터 구조의 소자를 활용한 전기적 성질 확인과 순환 전압-전류법을 통한 에너지 레벨 분석 및 가시광 흡수 스펙트럼 분석 등을 통하여 고찰하였다. 본 연구 결과를 통해 그래핀 양자점 용액 공정이 복잡한 처리 공정 없이도, 보다 폭넓게 활용 가능할 것으로 예상된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.297-297
• /
• 2010

Precise control of the position and density of doping elements at the nanoscale is becoming a central issue for realizing state-of-the-art silicon-based optoelectronic devices. As dimensions are scaled down to take benefits from the quantum confinement effect, however, the presence of interfaces and the nature of materials adjacent to silicon turn out to be important and govern the physical properties. Utilization of visible light is a promising method to overcome the efficiency limit of the crystalline Si solar cells. Si quantum dots (QDs) have been proposed as an emission source of visible light, which is based on the quantum confinement effect. Light emission in the visible wavelength has been reported by controlling the size and density of Si QDs embedded within various types of insulating matrix. For the realization of all-Si QD solar cells with homojunctions, it is prerequisite not only to optimize the impurity doping for both p- and n-type Si QDs, but also to construct p-n homojunctions between them. In this study, XPS and SIMS were used for the development of p-type and n-type Si quantum dot solar cells. The stoichiometry of SiOx layers were controlled by in-situ XPS analysis and the concentration of B and P by SIMS for the activated doping in Si nano structures. Especially, it has been experimentally evidenced that boron atoms in silicon nanostructures confined in SiO2 matrix can segregate into the Si/$SiO_2$ interfaces and the Si bulk forming a distinct bimodal spatial distribution. By performing quantitative analysis and theoretical modelling, it has been found that boron incorporated into the four-fold Si crystal lattice can have electrical activity. Based on these findings, p-type Si quantum dot solar cell with the energy-conversion efficiency of 10.2% was realized from a [B-doped $SiO_{1.2}$(2 nm)/$SiO_2(2\;nm)]^{25}$ superlattice film with a B doping level of $4.0{\times}10^{20}\;atoms/cm^2$.

• 한국산학기술학회논문지
• /
• 제14권4호
• /
• pp.2037-2042
• /
• 2013

기존 DSSC의 상대전극을 TCO-less로 하여 도전성과 촉매기능을 동시에 가지고 있는 Pd의 안정성 확인을 위해 열증착기를 채용하여 유리기판 전면에 Pd를 90nm 두께로 증착하고 전해질과의 반응 안정성을 확인하였다. $0.45cm^2$급 면적을 가진 glass/FTO/blocking layer/$TiO_2$/dye/electrolyte(10 mM LiI + 1 mM $I_2$ + 0.1 M $LiClO_4$ in acetonitrile solution)/Pd/glass 구조의 DSSC 소자를 만들고, 시편제작 1시간, 12시간 후의 변화를 육안분석, 광학현미경과 FESEM을 이용하여 미세구조 분석을 진행하고, 전기적 분석은 각각 C-V(cyclic voltammetry measurements), I-V(current voltage) 분석을 통해 확인하였다. 미세구조 분석을 통하여 시간이 지남에 따라 확연히 Pd과 전해질이 반응하여 부식되는 것을 확인하였고, 전기적으로도 시간이 지남에 따라 촉매활동도와 효율이 감소하는 것을 확인하였다. 최종 효율은 1시간 후에는 0.34%의 광전효율을 보였으나 12시간 후에는 0.15%를 나타내어 약 44%로 감소하였다. 따라서 염료감응태양전지에 Pd촉매를 채용하기 위해 $I^-/I_3{^-}$ 전해질이 아닌 다른 전해질을 사용하거나 Pd 전극이 아닌 다른 촉매재를 사용해야 함을 확인하였다.

• 만화애니메이션 연구
• /
• 통권45호
• /
• pp.479-512
• /
• 2016

본 논문은 실행에 근거한 연구로, 기억의 신비와 복잡함을 탐구할 수 있는 유일한 형태인 애니메이션 다큐멘터리에 관한 실험을 탐색하는 데 목적을 둔다. 애니메이션 다큐멘터리란 역사적으로 자리잡아 영향을 받은 내러티브의 맥락에서 한 개인의 기억을 밝혀낼 수 있는 하나의 매체라고 할 수 있다. 애니메이션과 다큐멘터리간의 혼인은 새로운 형태의 영화를 탄생하게 했다. 그렇다면 이 새로운 형태를 어떻게 범주화할 것인가? 이것은 애니메이션 단편영화인가 아니면 다큐멘터리 단편영화인가? 실제로 이것은 애니메이션과 다큐멘터리의 본질에 대해 질문하는 문제를 제기한다. 슈이보 왕 (Shuibo Wang)의 작품 이래로 더 많은 젊은 중국의 아티스트들은 시각적 나레이션에 있어서 상징을 통한 (정치적인 팝 트렌드와 관련된 상징) 실험을 해왔는데 이것은 중국 현대 예술분야에서 구조주의와 기호학을 반영하는 것이라고 보여질 수도 있다. 사례연구로 본 논문에서는 애니메이션 단편 "케첩 (Ketchup)"이 6세 소년의 기억을 통해서 어떻게 청춘의 문제와 사회적 혼란을 드러내는 지에 대해서 밝힐 것이다. 그간 영화제와 학회에서 청중은 이 "케첩"이 사실에 근거해서 만든 작품이라는 사실을 알고 충격을 받았으며, 또한 그런 중대한 사건이 어떻게 해서 거의 잊혀지게 되었는지에 대해서도 궁금함을 표시했다. 사실상 이 망각이라는 것은 기억의 층의 한 부분이다. 애니메이션 다큐멘터리는 우리의 기억이 어떻게 형성되는지를 탐험하는 새로운 방법을 제공할 것이다.

• 한국진공학회지
• /
• 제22권2호
• /
• pp.98-104
• /
• 2013

이산화바나듐($VO_2$)는 써모크로믹(thermochromic) 물질로서 온도변화에 따른 구조적 상전이에 의해 전기적, 광학적 특성을 스위칭 할 수 있는 매력적인 소재이며, 최근 신소재로써 그 연구가 활발한 그래핀 역시, 전기적으로나 광학적으로 그 특성이 우수하여 투명전극에 관한 연구가 아주 활발하게 진행되고 있다. 이에 우리는 $VO_2$와 그래핀 두 가지 소재를 접목했을 경우 나타나는 현상을 그래핀의 층 수와 온도를 변수로 하여 형성된 박막의 구조와 광학적 특성을 측정하고 분석하였다. 본 연구 결과에 따르면 그래핀 필름이 전사된 사파이어 기판 위에 형성된 $VO_2$ 박막의 표면구조 및 특성이 bare 사파이어 기판 위의 $VO_2$ 박막보다 그레인이 작고 밀도가 높아 균일하였으며, IR 영역에서의 광투과도 역시 그래핀 필름이 있을 경우 ~10% 정도 개선됨을 확인하였다. 아울러 평균상전이 온도를 낮출 수 있으며, 상전이 히스테리시스 변화폭 또한 좁아지는 것을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.134-134
• /
• 2011

High-k dielectric materials such as $HfO_2$, $ZrO_2$ and $Al_2O_3$ increase gate capacitance and reduce gate leakage current in MOSFET structures. This behavior suggests that high-k materials will be promise candidates to substitute as a tunnel barrier. Furthermore, stack structure of low-k and high-k tunnel barrier named variable oxide thickness (VARIOT) is more efficient.[1] In this study, we fabricated the $WSi_2$ nanocrystals nonvolatile memory device with $SiO_2/HfO_2/Al_2O_3$ tunnel layer. The $WSi_2$ nano-floating gate capacitors were fabricated on p-type Si (100) wafers. After wafer cleaning, the phosphorus in-situ doped poly-Si layer with a thickness of 100 nm was deposited on isolated active region to confine source and drain. Then, on the gate region defined by using reactive ion etching, the barrier engineered multi-stack tunnel layers of $SiO_2/HfO_2/Al_2O_3$ (2 nm/1 nm/3 nm) were deposited the gate region on Si substrate by using atomic layer deposition. To fabricate $WSi_2$ nanocrystals, the ultrathin $WSi_2$ film with a thickness of 3-4 nm was deposited on the multi-stack tunnel layer by using direct current magnetron sputtering system [2]. Subsequently, the first post annealing process was carried out at $900^{\circ}C$ for 1 min by using rapid thermal annealing system in nitrogen gas ambient. The 15-nm-thick $SiO_2$ control layer was deposited by using ultra-high vacuum magnetron sputtering. For $SiO_2$ layer density, the second post annealing process was carried out at $900^{\circ}C$ for 30 seconds by using rapid thermal annealing system in nitrogen gas ambient. The aluminum gate electrodes of 200-nm thickness were formed by thermal evaporation. The electrical properties of devices were measured by using a HP 4156A precision semiconductor parameter analyzer with HP 41501A pulse generator, an Agillent 81104A 80MHz pulse/pattern generator and an Agillent E5250A low leakage switch mainframe. We will discuss the electrical properties for application next generation non-volatile memory device.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.