• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.265-266
• /
• 2007

New coding tools require the increase of the encoder complexity in H.264. In this paper we propose a fast mode decision method to reduce the computational complexity of mode decision. The simulation results shows that the proposed methods could reduce the coding time of overall sequences by 30% on average without any noticeable degradation of the coding efficiency.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.205-206
• /
• 2007

In stereo vision applications, disparity estimation is often performed to corresponding pixels. Using window-based correlations is a fast and standard approach to the disparity estimation. In this paper, we analyse the behaviour of the correlation-based disparity estimation and improve its performance by combining it with a segmentation scheme. Simulation results demonstrate that the proposed algorithm provides faithful disparity maps.

• Investigative Magnetic Resonance Imaging
• /
• 제4권1호
• /
• pp.42-51
• /
• 2000

목적: Projection-type Fast Spin Echo (PFSE) 영상 기법은 일반적인 Fast Spin Echo (FSE) 기법과 비교하여 환자의 움직임과 혈류에 강한 장점이 있는 반면. $T_2$ 대조도(contrast)를 조절하기가 어려운 단점이 있다. 본 연구에서는 PFSE의 대조도를 이론적으로 분석하였고 컴퓨터 모의실험을 통하여 다양한 effective echo time (TE) 을 갖는 일반적인 FSE와 비교, 분석하였다. 또한 인체 실험을 통하여 제안한 PFSE 영상기법으로 움직 임과 혈류에 강인한 $T_2$ 강조 영상을 얻을 수 있음을 보였다. 대상 및 방법: 본 연구에서는 1.OT 전신 MRI 시스템에서 새로운 k-space의 배치를 갖는 PFSE 펠스 시권스를 구현하여, PFSE와 FSE 방식의 $T_2$ 대조도를 컴퓨터 모의설험과 인체 실험을 통하여 비교, 분석하였다. 컴퓨터 모의실험에서는 서로 다른 $T_2$ 값을 갖는 팬텀을 구현하여 다양한 effective TE에 대한 FSE 영상과 PFSE 영상을 재구성하여 대조도를 비교하였다. 인체 설험에서는 multi-slice $T_2$ 강조 두부 영상을 PFSE와 FSE로 얻어 영상기법간의 $T_2$ 대조도를 비교하였다. 결과: 이론적인 분석에서 PFSE의 $T_2$ 대조도는 effective TE가 80-l00ms 정도의 FSE 영상과 등가하게 나타나 $T_2$ 강조 영상을 얻을 수 있을 것으로 판단되었다. 컴퓨터 모의실험에서 PFSE 재구성 영상은 effective TE가 96ms인 FSE 영상과 대조도가 비슷하게 나타났다. 인체 실험에 서도 PFSE 영상은 effective TE가 96ms인 FSE 영상과 비슷하게 나타났으며. PFSE 방법이 FSE 방법에 비하여 움직 엄과 혈류와 관련한 artifact에 강인함을 확인 할 수 었었다. 결론: PFSE 기법은 k-space의 극좌표계에서 서로 다른 각도를 갖는 여러 line틀을 다중 스핀 에코 기법으로 측정하는 방식이다. PFSE기법은 FSE와 비교하여 환자의 움직임과 혈류에 강한 장점이 있는 반면, $T_2$ 대조도를 조절하기가 어려운 단점이 있다. 본 연구에서는 PFSE 방식으로 FSE와 대등한 $T_2$ 대조도 ($T_2$ 강조 영상)를 얻을 수 있음을 이론과 컴퓨터 모의실험 밝히고, 인체 실험을 통하여 확인하였다.

• 한국정보통신학회논문지
• /
• 제7권6호
• /
• pp.1194-1201
• /
• 2003

본 논문에서는 고속 프로토타입 TCP 트래픽 제어 프레임워크를 TCP 기반의 신뢰할 수 있는 전송 및 윈도우 기반 혼잡제어로 확대한다. TCP의 소요 대역폭 응답의 적극성을 LTS(large time scale) 네트워크 상태의 함수 형태, 즉 RTT(round-trip time)가 결정한 피드백 루프의 한계를 넘어서는 정보의 형태로 조정하는 LTS 모듈과 TCP를 연계시키는 방법으로 수행한다. 특히, TCP 트래픽의 ACK를 지연시키는 메커니즘을 제시하고, 제어된 ACK 흐름은 TCP 활동의 트래픽 특성을 비교 평가한다. 링크 사용 또는 버퍼 점유에 대한 정보를 사용함으로서 혼잡 제어에 대한 ACK 지연을 통보할 수 있고, ACK 지연 메커니즘을 다양한 네트워크 노드에서 구현된다. 본 논문에서는 이러한 혼잡 제어를 통한 연결의 공정성 뿐 아니라 고속 TCP 프로토타입이 패킷 손실을 보다 효과적으로 줄이며, 시뮬레이션 결과를 통해 요구된 버퍼 크기에 대한 처리량이 뛰어남을 입증하였다.

• 전자공학회논문지SC
• /
• 제37권3호
• /
• pp.33-43
• /
• 2000

특이섭동 기법을 이용한 제어 시스템의 설계가 가능하기 위해서는 무엇보다도, 빠른 동력학의 안정성이 중요하다. 그런데, 제어기의 디지털 구현으로 인하여, 이 빠른 동력학의 안정도가 영향을 받을 수 있다. 본 논문은 최근의 개발된 우수한 성능의 특이섭동 기반의 STT 자동조정장치(autopilot) 설계의 경우를 들어 이러한 특이섭동 기법에 기반하여 설계된 제어 시스템에 대한 샘플링 영향을 조사하고 개선된 제어기 설계의 예를 제시하여, 특이섭동 기반 제어 시스템 에 대한 샘플링 영향 분석의 필요성 및 유효성을 밝혔다.

• 전자공학회논문지C
• /
• 제35C권4호
• /
• pp.11-20
• /
• 1998

Fault simulatior has been used to compute exact fault coverages of test vectors for digial circuits. But it is time consuming because execution time is proportional to square of circuit size. Recently, several algorithms for testability analysis have been published to cope with these problems. COP is very fast and accurate but cannot be used for sequential circuits, while STAFAN can be used for sequential circuits but needs vast amount of execution time due to good circuit simulation. We proposed EXTASEC which gave fast and accurate fault coverage. But it shows noticeable errors for a few sequential circuits. In this paper, it is shown that the inaccuracy is due to uninitializble flipflops, and we propose ITEM to improve the EXTASEC algorithm. ITEM is an improved evaluation method of fault coverage by analysis of backward lines and uninitializable flipflops. It is expected to perform efficiently for very large circuits where execution time is critical.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.236-238
• /
• 2005

In this paper, we propose a new discrete-time predictive current controller for a PMLSM(permanent magnet linear synchronous motor). The main objectives of the current controllers are that the measured stator current is tracked the command current value accurately and the transient interval is shorten as much as possible, in order to obtain high-performance of ac drive system. The conventional predictive current controller is hard to implement in full digital current controller since a finite calculation time causes a delay between the current sensing time and the time that take to apply the voltage to motor. A new control strategy is the schema that gets the fast adaptation of transient current change, the fast transient response tracking. Moreover, the simulation results will be verified the improvements of Predictive controller and accuracy of the current controller.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.534-542
• /
• 2017

This paper presents a fast locking technique for a fractional-N PLL frequency synthesizer. The technique directly measures $K_{VCO}$ on a chip, computes the VCO's target tuning voltage for a given target frequency, and directly sets the loop filter voltage to the target voltage before the PLL begins the normal closed-loop locking process. The closed-loop lock time is significantly minimized because the initial frequency of the VCO are put very close to the desired final target value. The proposed technique is realized and designed for a 4.3-5.3 GHz fractional-N synthesizer in 65 nm CMOS and successfully verified through extensive simulations. The lock time is less than $12.8{\mu}s$ over the entire tuning range. Simulation verifications demonstrate that the proposed method is very effective in reducing the synthesizer lock time.

• 대한임베디드공학회논문지
• /
• 제11권6호
• /
• pp.353-359
• /
• 2016

In this paper, we propose a high performance L1 cache structure for the high clock CPU. The proposed cache memory consists of three parts, i.e., a direct-mapped cache to support fast access time, a two-way set associative buffer to reduce miss ratio, and a way-select table. The most recently accessed data is stored in the direct-mapped cache. If a data has a high probability of a repeated reference, when the data is replaced from the direct-mapped cache, the data is stored into the two-way set associative buffer. For the high performance and fast access time, we propose an one way among two ways set associative buffer is selectively accessed based on the way-select table (WST). According to simulation results, access time can be reduced by about 7% and 40% comparing with a direct cache and Intel i7-6700 with two times more space respectively.

• 한국음향학회지
• /
• 제31권7호
• /
• pp.427-434
• /
• 2012

WSOLA 방식은 음성 신호의 시간축 변환을 위한 고음질의 효율적인 알고리즘으로 알려져 있다. WSOLA의 계산량은 두 신호 파형 사이의 유사도를 평가하는 반복적인 정규상호상관도 계산에 집중되어 있다. 본 논문은 WSOLA 계산량 감축을 위해 고속의 정규상호상관도 계산 방법을 제안하며, 제안된 방법에서는 미리 계산된 합 테이블을 통해 인접한 구간에서의 반복적인 정규상호상관도 계산의 중복성을 제거한다. 정규상호상관도의 분모 부분은 시간축 변환 비율에 관계없이 높은 중복성을 가지는데 반해, 분자 부분은 보다 낮은 중복성을 가지며 중복 정도가 시간축 변환 비율과 최적 이동값에 의해 영향을 받기 때문에 고속 계산을 위해 보다 복잡한 알고리즘이 요구된다. 시뮬레이션 결과, 제안된 방법이 기존의 WSOLA와 완전히 동일한 음질을 유지하면서도 시간축 압축의 경우 약 40%, 그리고 1/2배속 및 1/3배속으로의 시간축 신장의 경우 각각 약 47% 및 52%의 실행시간을 감소시킴을 보인다.