• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.805-809
• /
• 2018

본 연구에서는 이진 가중치 신경망(BWN)을 부동소수점 데이터를 사용하여 학습시킨 후에, 학습된 파라미터와 주요연산을 고정소수점으로 근사화시키는 과정에서 정확도의 변화를 분석하였다. 신경망을 이루고 있는 각 계층의 입력 데이터와 컨볼루션 연산의 계산에 고정소수점 수를 사용했으며, 이때 고정소수점 수의 전체 bit 수와 소수점 이하 bit 수에 변화를 주면서 정확도 변화를 관찰하였다. 각 계층의 입력 값과 중간 계산값의 정수 부분의 손실이 발생하지 않으면 고정소수점 연산을 사용해도 부동소수점 연산에 비해 큰 정확도 감소가 없었다. 그리고 오버플로가 발생하는 경우에 고정소수점 수의 최대 또는 최소값으로 근사시켜서 정확도 감소를 줄일 수 있었다. 이 연구결과는 FPGA 기반의 BWN 가속기를 구현할 때에 필요한 메모리와 하드웨어 요구량을 줄이는 데 사용될 수 있다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.777-782
• /
• 2020

본 논문에서는 도플러 레이다와 음성 센서를 이용한 CNN 기반 HMI 시스템을 제안하고, 가속을 위한 하드웨어 설계 및 구현 결과를 제시한다. 단일 센서 모니터링의 한계를 극복하기 위해 제안된 HMI 시스템은 두 센서의 데이터를 융합 처리하여 분류 성능을 개선했다. 제안된 시스템은 다양한 노이즈 환경에서 단일 레이다 및 음성 센서 기반 분류기에 비해 3.5% 및 12% 향상된 성능을 나타냈다. 또한, CNN의 복잡한 연산부를 가속하기 위해 설계된 하드웨어를 FPGA 디바이스 상에서 구현 및 검증하였다. 성능 평가 결과, 제안된 HMI 가속 플랫폼은 단일 소프트웨어 기반 구조에 비해 연산 시간을 95% 단축 가능한 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.351-358
• /
• 2016

경량 블록 암호 알고리즘 CLEFIA의 효율적인 하드웨어 설계에 대하여 기술한다. 설계된 CLEFIA 보안 프로세서는 128/192/256-비트의 세 가지 마스터키 길이를 지원하며, 변형된 GFN(Generalized Feistel Network) 구조를 기반으로 8-비트 데이터 패스로 구현되었다. 라운드키 생성을 위한 중간키 계산용 GFN과 암호 복호 라운드 변환용 GFN을 단일 데이터 프로세싱 블록으로 구현하여 하드웨어 복잡도를 최소화하였다. 본 논문의 GFN 블록은 라운드 변환과 128-비트의 중간 라운드키 계산을 위한 4-브랜치 GFN과 256-비트의 중간 라운드키 계산을 위한 8-브랜치 GFN으로 재구성되어 동작하도록 설계되었다. Verilog HDL로 설계된 CLEFIA 보안 프로세서를 FPGA로 구현하여 정상 동작함을 확인하였다. Vertex5 XC5VSX50T FPGA에서 최대 112 MHz 클록으로 동작 가능하며, 마스터키 길이에 따라 81.5 ~ 60 Mbps의 성능을 갖는 것으로 평가되었다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.73-82
• /
• 2014

LM 알고리즘은 비선형 시스템의 least square problem을 풀기위해 사용되는 것으로, 다양한 분야에서 활용되고 있는 중요한 알고리즘이다. 하지만 응용 분야의 목적 함수가 복잡하고 고차원인 경우, 목적 함수의 연산 횟수가 많아지고, 내부에서 연산되는 행렬 및 벡터 연산에 시간이 많이 소요되어, 임베디드 환경에서의 실시간 동작을 위해서는 하드웨어 가속기 설계가 불가피하다. 본 논문에서는 LM 알고리즘을 하드웨어로 설계하였으며, 반복되는 목적 함수 연산을 파이프라인 처리 하고, 행렬 및 벡터 연산은 데이터 입력 주기를 줄여 속도를 향상시켰다. 설계한 LM 알고리즘의 하드웨어 성능을 측정하기 위해, 응용분야로 3D reconstruction의 한 부분인 refining fundamental matrix(RFM)를 적용하였다. 실험 결과 소프트웨어와 비슷한 정확도를 가지면서, 최대 74.3배의 속도 향상을 볼 수 있었다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.364-372
• /
• 2022

본 논문에서는 FMCW(frequency modulated continuous wave) 레이다 센서를 활용한 사람과 사물을 분류하는 시스템 설계 및 구현 결과를 제시한다. 해당 시스템은 다중 객체 탐지를 위한 레이다 센서 신호처리 과정과 객체를 사람 및 사물로 분류하는 딥러닝 과정을 수행한다. 딥러닝의 경우 높은 연산량과 많은 양의 메모리를 요구하기 때문에 경량화가 필수적이다. 따라서 CNN (convolution neural network) 연산을 이진화하여 동작하는 BNN (binary neural network) 구조를 적용하였으며, 실시간 동작을 위해 하드웨어 가속기를 설계하고 FPGA 보드 상에서 구현 및 검증하였다. 성능 평가 및 검증 결과 90.5%의 다중 객체 구분 정확도, CNN 대비 96.87% 감소된 메모리 구현이 가능하며, 총 수행 시간은 5ms로 실시간 동작이 가능함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제47권7호
• /
• pp.118-127
• /
• 2010

패킷 기반의 TCP/IP 프로토콜 기반으로 구축된 인터넷 환경은 30년 넘게 사용되어 왔으나, 향후 통신환경의 급격한 변화와 다양한 사용자 요구사항의 증대로 인해 프로토콜 확장의 제약으로 인한 근본적인 문제점을 나타나게 될 것이다. 이를 해결하기 위해 Clean Slate 설계 방법에 기반을 둔 미래인터넷 연구가 진행되고 있고, 이를 실험하고 검증하기 위한 대규모 테스트베드 구축이 이루어질 것이다. 이를 위한 오픈 플로우 스위치 기술은 기존에 포설된 네트워크 장비를 활용하면서, 인터넷 트래픽에 영향을 주지 않고 독립적인 프로토콜을 시험할 수 있도록 하는 새로운 기술로 제안되었다. 국내에서도 테스트베드 구축의 한 방법으로 NetFPGA기반 오픈 플로우 스위치를 활용한 망구성이 연구되고 있으며 이러한 구조에서 인터넷망을 통한 오픈플로우 스위치 간 연결이 이루어지기 위해서는 오픈 플로우 스위치 간 논리적인 터널링이 제공되어야 한다. 이에 대한 해결책으로 본 논문에서는 NetFPGA 기반의 캡슐레이터를 구현하여 국내연구망인 KOREN에 구현된 여러 오픈 플로우 사이트 간에 MAC in IP 터널링이 이루어 질 수 있도록 하였고 이의 성능을 측정하였다. 측정 결과 기존 소프트웨어 기반의 캡슐레이터에 비해 성능이 향상되었음을 확인하였고, 미래인터넷 기술을 실험할 수 있는 테스트 베드로 활용할 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.39-48
• /
• 2009

사람의 얼굴 추적은 디지털 캠코더, 디지털 카메라, 휴대폰 등과 같은 휴대용 멀티미디어 장치에 대해 점차 중요한 이슈가 되어 왔다. 갈수록 확대되어 가는 얼굴 추적 응용 서비스 요구에 대해 소프트웨어 구현 대응은 성능 및 전력 소모 면에서 한계가 있다. 따라서 본 논문에서는 실시간으로 동작할 수 있는 하드웨어 기반의 저전력 얼굴 추적 시스템을 제안하고자 한다. 제안된 시스템은 FPGA 프로토타이핑과 삼성 65nm CMOS 공정으로 구현하여 검증하였고, 8.4 msec 미만의 추적 속도와 15만 게이트의 크기를 가지며 평균 20 mW의 동작 전력소모를 보여 실시간으로 동작하는 저전력 휴대용 멀티미디어 기기에 적합함을 입증하였다.

• 한국정보통신학회논문지
• /
• 제19권4호
• /
• pp.888-894
• /
• 2015

국가보안기술연구소(NSRI)에서 개발된 경량 블록암호 알고리듬 LEA(Lightweight Encryption Algorithm)의 효율적인 하드웨어 설계에 대해 기술한다. 마스터키 길이 128비트를 지원하도록 설계되었으며, 라운드 변환블록과 키 스케줄러의 암호화 연산과 복호화 연산을 위한 하드웨어 자원이 공유되도록 설계하여 저전력, 저면적 구현을 실현했다. 설계된 LEA 프로세서는 FPGA 구현을 통해 하드웨어 동작을 검증하였다. Xilinx ISE를 이용한 합성결과 LEA 코어는 1,498 슬라이스로 구현되었으며, 135.15 MHz로 동작하여 216.24 Mbps의 성능을 갖는 것으로 평가 되었다.

• 한국정보통신학회논문지
• /
• 제14권7호
• /
• pp.1581-1588
• /
• 2010

대부분의 디지털 촬영 장치는 비용 및 속도 상의 이점을 위해 Color Filter Array(CFA)를 포함하고 있는 단일 이미지 센서를 사용한다. 따라서 완전한 컬러 영상으로 복원하기 위하여 다양한 컬러 보간 방법이 개발되고 있다. 본 논문은 이러한 컬러 보간 방법 중, 방향성 필터를 이용하여 수직, 수평, 대각선 방향의 에지를 고려한 컬러 보간 방법에 관한 것이다. 하드웨어 구현을 위해 하드웨어 자원의 효율성을 고려하였다. Kodak 테스트 영상 24장으로 실험하여 기존 방법과 비교함으로써 제안한 방법의 성능을 확인하였다. Verilog HDL로 구현하였으며, Virtex4 FPGA 보드와 CMOS 이미지 센서를 이용하여 검증하였다.

• 한국인터넷방송통신학회논문지
• /
• 제13권6호
• /
• pp.55-61
• /
• 2013

본 논문은 음성합성에서 사용되는 오디오 부호기/복호기 설계 및 구현을 기술한다. 설계된 회로는 원래 음성 샘플대신에 연속되는 음성 샘플의 차를 부호화하는 방식으로 압축율은 4:1 이다. FPGA를 이용해서 각각의 기능을 검증하고, $0.35{\mu}m$ 표준 CMOS 공정을 이용하여 칩으로 제작해서 성능을 측정하였다. 시스템 클럭 주파수는 16.384MHz를 사용한다. THD(Total Harmonic Distortion)+n은 주파수에 따라서 -40dB에서 -80dB 값을 지니고, 전력 소모는 전원 전압 3.3V에서 80mW로써, 고음질과 저전력 소모를 요구하는 모바일 응용에 적합하다.