• 한국전자파학회논문지
• /
• 제18권11호
• /
• pp.1262-1270
• /
• 2007

본 논문에서는 feedforward와 post-distortion 기법을 이용하여 평형 증폭기 내에서 발생하는 혼변조 왜곡 성분을 제거할 수 있는 새로운 왜곡 상쇄 메커니즘인 cross post-distortion 선형화 기법을 제안한다. 출력 동적 영역과 대역폭 측면에서 제안하는 선형화 방식은 기존의 feedforward 방식에 뒤지지 않는 성능을 가지고 있으면서 상대적으로 높은 효율을 제공한다. 이론적 뒷받침을 위해 제안하는 시스템과 feedforward 방식의 전력 증폭기와 오차증폭기의 전력 용량을 비교 분석하였고, IMT-2000 대역에서 실제 구현을 통하여 이를 실험적으로 뒷받침하였다. 최대 출력 전력 240 W의 기지국용 상용 대전력 증폭기에 적용했을 때, wideband code division multiple access (WCDMA) 4FA 신호에 대하여 평균 출력 전력 40 dBm에서 약 18.6 dB의 개선 효과를 얻었다. 제작된 전력 증폭기는 WCDMA 신호 기준으로 feedforward 방식에 비해 약 2 % 개선된 효율을 보였다.

• 전자공학회논문지D
• /
• 제36D권1호
• /
• pp.15-21
• /
• 1999

저위상 변화 감쇄기를 이용한 RF 자동 이등 조정 증폭기 설계 방법을 제시하였다. RF 자동 이등 조정 증폭기를 사용함으로써, 증폭기의 출력 레벨을 일정하게 유지할 수 있으며 그 오차는 0.1dB 이하로 하였다. 이러한 장점 외에도, 임의의 RF 입력전력에 대하여 증폭기의 이득을 고정할 수도 있다. 만약 일정한 이득이 얻어진다면 원하는 혼변조 왜곡(IMD: Inter-modulation Distortion)을 얻는데 좀 더 신뢰성 있는 증폭기를 만들 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.318-330
• /
• 2013

This paper presents a high-linearity low-noise small-size programmable gain amplifier (PGA) based on a new low-noise low-distortion differential amplifier and a proposed reconfiguration technique. The proposed differential amplifier combines an inverter-based differential pair with an adaptive biasing circuit to reduce noise and distortion. The reconfiguration technique saves the chip size by half by utilizing the same differential pair for the input transconductance and load-stage, interchangeably. Fabricated in $0.18-{\mu}m$ CMOS, the proposed PGA shows a dB-linear control range of 21dB in 16 steps from -11 dB to 10 dB with a gain error of less than ${\pm}0.33$ dB, an IIP3 of 7.4~14.5 dBm, a P1dB of -7~1.2 dBm, a noise figure of 13dB, and a 3-dB bandwidth of 270MHz at the maximum gain, respectively. The PGA occupies a chip area of $0.04mm^2$ and consumes only 1.3 mA from the 1.8 V supply.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제11권4호
• /
• pp.336-343
• /
• 2011

This paper introduces a simple variable gain amplifier (VGA) structure that shows an inherently dB-linear gain control property. Requiring no additional components for dB-linear control, the structure is compact and power efficient. The designed two-stage VGA shows a gain control range of 60dB with the gain error in the range of ${\pm}0.4$ dB. The power consumption including the output buffer is 20.4 mW from 1.2 V supply voltage with bandwidth of 630 MHz. The prototype was fabricated in a 0.13 ${\mu}m$ CMOS process and the VGA core occupies 0.06 $mm^2$.

• ETRI Journal
• /
• 제31권2호
• /
• pp.234-236
• /
• 2009

We present a novel operational amplifier preset technique for a switched-capacitor circuit to reduce the acquisition time by improving the slewing. The acquisition time of a variable gain amplifier (VGA) using the proposed technique is reduced by 30% compared with a conventional one; therefore, the power consumption of the VGA is decreased. For additional power reduction, a programmable capacitor array scheme is used in the VGA. In the 0.13 ${\mu}m$ CMOS process, the VGA, which consists of three-stages, occupies 0.33 $mm^2$ and dissipates 19.2 mW at 60 MHz with a supply voltage of 1.2 V. The gain range is 36.03 dB, which is controlled by a 10-bit control word with a gain error of ${\pm}0.68$ LSB.

• 한국항행학회논문지
• /
• 제6권4호
• /
• pp.312-317
• /
• 2002

본 논문에서는 스미스 도표 상의 ${\Gamma}_{IN}$ 평면에 도시되는 정합원를 사용한 저잡음 증폭기의 도식적 설계기법을 제시하였다. 입 출력의 각 정합원은 저잡음 증폭기의 최적화된 성능을 위하여 정재파비 등의 설계 파라미터를 결정할 때 발생되는 반복적인 설계작업의 번거로움을 최소화하기 위한 도식적 설계 기법에 이용할 수 있다. 이를 증명하기 위한 방안으로 저잡음 증폭기를 설계하여 제시하였다.

• 한국항행학회논문지
• /
• 제27권2호
• /
• pp.197-202
• /
• 2023

본 논문은 5G 시스템에 적용되어 인 빌딩, 지하철과 터널등에 사용되는 50 Watts급 중계기용 고효율 전력증폭기 설계 방법과 전기적 특성을 나타내었다. 여기서 설계된 전력증폭기의 종단 트랜지스터는 GaN(gallium nitride)을 사용하여 도허티방식으로 구성하였으며, 선형성을 만족시키기 위해서 DPD(digital predistortion)를 이용하여 혼변조 신호를 제거하였다. 또한, 5G 시스템에서 요구되는 증폭기의 이득 제어와 경보 처리등 다양한 요구사항을 처리하기 위해서 마이크로프로세서가 전력증폭기 내부에 존재하게 설계하였다. 통신사업자가 요구하는 규격의 전력증폭기는 46.5 dBm 출력전력과 증폭기 전체의 효율이 37%가 측정되었고, EVM(error vector magnitude)은 2.3% 그리고 ACLR(adjacent channel leakage ratio)은 52.8 dBc로 측정되어 요구되는 전기적 특성과 다양한 경보조건을 만족하는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제23권6호
• /
• pp.726-732
• /
• 2019

본 연구에서는 차동 구조의 고주파 증폭기를 위한 비대칭 차동 인덕터를 제안하였다. 제안 된 비대칭 차동 인덕터는 증폭기 내 차동 신호 간 위상 오차를 완화하기 위한 것으로서, 차동 인덕터에 형성되는 Center-tap의 위치를 조정하여, 전력 증폭기를 구성하는 구동 증폭기의 차동 신호에서 바라보이는 임피던스가 동일하게 형성 되도록 하였다. 이를 통하여 기존 차동 인덕터를 사용하는 경우 대비 AM-to-AM 및 AM-to-PM 왜곡이 완화됨을 확인 하였다. 제안하는 비대칭 차동 인덕터의 효용성을 확인하기 위하여 180-nm RFCMOS 공정을 이용하여 2.4-GHz CMOS 전력 증폭기를 설계하였으며, EVM 5% 기준 20 dB의 전력 이득과 17 dBm의 최대 선형 출력 전력을 얻었다.

• Transactions on Electrical and Electronic Materials
• /
• 제14권5호
• /
• pp.235-241
• /
• 2013

A low power CMOS control circuit is applied in an integrated DC-DC buck converter. The integrated converter is composed of a feedback control circuit and power block with 0.35 ${\mu}m$ CMOS process. A current-sensing circuit is integrated with the sense-FET method in the control circuit. In the current-sensing circuit, a current-mirror is used for a voltage follower in order to reduce power consumption with a smaller chip-size. The N-channel MOS acts as a switching device in the current-sensing circuit where the sensing FET is in parallel with the power MOSFET. The amplifier and comparator are designed to obtain a high gain and a fast transient time. The converter offers well-controlled output and accurately sensed inductor current. Simulation work shows that the current-sensing circuit is operated with an accuracy of higher than 90% and the transient time of the error amplifier is controlled within $75{\mu}sec$. The sensing current is in the range of a few hundred ${\mu}A$ at a frequency of 0.6~2 MHz and an input voltage of 3~5 V. The output voltage is obtained as expected with the ripple ratio within 1%.

• 한국위성정보통신학회논문지
• /
• 제3권1호
• /
• pp.15-21
• /
• 2008

OFDM (직교 주파수 분할 다중화) 신호의 높은 PAPR은 시스템의 송신단에서 전력증폭기의 비선형적 특성으로 인해 비선형 왜곡이 불가피하게 발생한다. 이 현상은 대역 내 왜곡과 대역 외 방사를 초래한다. 본 논문에서는 다항식 (polynomial) 모델에 기반한 사전왜곡(pre-distortion) 기법으로 이러한 문제를 보상하는 기법을 제안한다. 비선형 및 역비선형 다항식 모델 추정은 LSE(Least Square Error) 알고리즘으로 수행한다. 또한 시스템의 성능 향상을 위해 피크제거와 클리핑 결합기법을 이용해 OFDM 신호가 전력증폭기의 포화 영역 근처에서 동작함으로써 발생하는 왜곡된 신호의 진폭을 제거한다.