• 한국전자파학회논문지
• /
• 제19권5호
• /
• pp.547-555
• /
• 2008

본 논문에서는 linear amplification with nonlinear components(LINC) 시스템의 두 신호 경로에 발생하는 크기와 위상 오차를 자동으로 검출하여 보상하는 알고리즘을 제안하였다. LINC 시스템은 첨두 대 평균 전력비가 큰 non-constant envelop 신호를 constant envelop 신호로 바꿔주어 고효율 전력 증폭기를 사용할 수 있는 장점이 있다. 그러나 LINC 시스템은 두 전력 증폭기의 경호에서 발생하는 매우 작은 경로 오차에 민감하게 성능이 열화된다는 단점이 있다. 본 논문에서는 4개의 테스트 신호를 이용하여 두 경로의 크기와 위상 오차를 검출하는 알고리즘을 제안하였다. 제안된 오차 검출 기법은 닫힌 해(closed form solution)를 가지며, 반복 계산이 필요하지 않아, 빠르고 효율적으로 오차를 검출할 수 있다. 본 논문에서는 제안된 기법을 적용하여 오차 검출과 검출된 결과를 반영하여 신호의 왜곡을 보상하는 digital-IF 형태를 갖는 LINC 시스템을 구현하였다. 구현된 LINC 시스템은 7 MHz 채널 대역을 갖고 16-QAM으로 변조된 IEEE 802.16 WiMAx 기저 대역 신호를 이용하여 성능을 분석하였으며, 제안된 기법을 이용하여 EVM이 -37.37 dB까지 개선되었으며, 이로서 LINC 시스템 구현시 제안된 오차 검출 및 보상 기법의 적용 타당성을 확인하였다.

• 한국광학회지
• /
• 제5권1호
• /
• pp.166-172
• /
• 1994

2.5 Gbps급 장거리 광통신 시스템에 소요되는 단일모우드 광섬유 부착 APD-FET 광수신모듈을 설계 및 제작하였다. 본 논문에서는 광수신모듈 제작시 고려해야 할 광학적, 전기적, 기계적 설계 및 제작 그리고 모듈의 특성평가에 대해 설명하였다. 광학적으로는 GRIN rod 렌즈와 경사 연마된 단일모우드 광섬유를 갖는 단일렌즈계로 구성하였으며 기계적으로는 광부품의 견고한 조립을 위해 레이저 용접법을 도입하였고 전기적으로는 Avalenche Photo Diode로부터의 소신호를 증폭하기 위한 GaAs FET 전치층폭기를 내장 하였다. 모듈 제작후 성능평가에서는 2.5 Gbps 속도에서 223-1의 길이를 갖는 입력광신호에 대해 $10^{-10}$ Bit Error Rate 조건에서 모듈 수신감도가 -30.3dBm으로 측정되어 국제전신전화 자문 위원회의 규격인 -26dBm은 물론 한국통신규격인 상온 -30dBm을 만족시키는 결과를 얻었다. 본 연구에서의 성공적인 모듈제작은 2.5 Gbps 광통신용 광수신모듈ㄹ의 실용화는 물론 앞으로 10 Gbps급 광통신용 광수신모듈 제작에 대한 밝은 전망을 보여주는 것이다.

• 한국전자파학회논문지
• /
• 제12권7호
• /
• pp.1086-1093
• /
• 2001

본 논문에서는 n차 오차신호발생기(error signal generator)를 이용한 postdistortion 방식의 RF 전력증폭기의 선형화 기법을 제안하였다. n차 ESG(error signal generator)는 전력증폭기의 기저대역 등가 복소 전달함수를 바탕으로 오차신호를 발생시켜, 이를 전력증폭기의 출력 단에서 n차 이하의 비선형성만을 제거한다. 따라서, 출력 단의 n차 이상의 혼변조 왜곡(intermodulation distortion) 성분에 영향을 미치지 않으며, 개루프(open-loop) 형태이므로 시스템의 안정성을 보장할 수 있다. 또한, 전력증폭기의 입력 신호를 이용하여 오차신호를 발생시키므로 feedforward 방식에서와 같이 오차신호 발생에 따른 주신호 경로(main signal path)의 시간지연 회로가 불필요하다. 실험 결과로 7차 ESG를 이용한 postdistorter를 최대 출력이 5 W인 셀룰러 대역 A급 증폭기에 적용한 경우의 혼변조 왜곡 개선도와 3-carrier CDMA 신호를 이용한 측정 결과를 제시하여 본 방법의 타당성을 검증하였다.

• 정보처리학회논문지A
• /
• 제11A권2호
• /
• pp.195-202
• /
• 2004

본 연구에서 매우 정밀한 샘플링을 필요로 하는 고해상도 비디오 응용면을 위하여 병렬 파이프라인 아날로그 디지털 변환기(ADC)를 설계하였다. 본 ADC의 구조는 4 채널의 10-비트 파이프라인 ADC를 병력 time-interleave로 구성한 구조로서 이 구조에서 채널 당 샘플링 속도의 4배인 200MS/s의 샘플링 속도를 얻을 수 있었다. 변환기에서 핵심이 되는 구성요소는 Sample and Hold 증폭기(SHA), 비교기와 연산증폭기이며 먼저 SHA를 전단에 설치하여 시스템 타이밍 요구를 완화시키고 고속변환과 고속 입력신호의 처리론 가능하게 하였다. ADC 내부 단들의 1-비트 DAC, 비교기 및 2-이득 증폭기는 한 개의 switched 캐패시터 회로로 통합하여 고속동작은 물론 저 전력소비가 가능한 특성을 갖도록 하였다. 본 연구의 연산증폭기는 2단 차동구조에 부저항소자를 사용하여 높은 DC 이득을 갖도록 보강하였다. 본 설계에서 각 단에 D-플립플롭(D-FF)을 사용한 지연회로를 구성하여 변환시 각 비트신호를 정렬시켜 타이밍 오차를 최소화하였다. 된 변환기는 3.3V 공급전압에서 280㎽의 전력소비를 갖고 DNL과 INL은 각각 +0.7/-0.6LSB, +0.9/-0.3LSB이다.

• 한국통신학회논문지
• /
• 제24권6B호
• /
• pp.1156-1164
• /
• 1999

본 논문은 최근 지상파 디지털TV 표준 방식으로 정해진 8VSB(8 Levels Vestigial Side Band) 방식의 변조기에 관련된 내용이다. 디지털TV 시스템 개발에 있어서 가장 어려운 문제점 중 하나는 위상오차를 해결하여 얼마나 디지털 신호를 왜곡 없이 사용자에게 전송할 수 있느냐\ulcorner 이다. 그러나 설계상의 문제, 환경변화, 부품의 열화등의 원인에 의해 발생될 수 있는 위상오차는 VSB 방식의 변조기에서의 I, Q 데이터에 왜곡을 일으키게 하거나, 1KW 이상의 송신을 하는 방송 장비에 유지되어 타 인접 채널에 심각한 영향을 일으키기도 한다. 이와 관련하여 본 논문에서는 위상오차 원인 중의 하나인 8레벨의 디지털 신호에서 IF(Intermediate Frequency) 주파수대로 변환될 때에 발생되는 위상오차를 분석하였고, 이에 대한 보상 알고리듬을 제안하였고, 이를 적용한 결과를 논하였다.

• Journal of Power Electronics
• /
• 제15권6호
• /
• pp.1673-1681
• /
• 2015

A low dropout (LDO) regulator with a wide-bandwidth is proposed in this paper. The regulator features a Human Body Model (HBM) 8kV-class high robustness ElectroStatic Discharge (ESD) protection circuit, and two error amplifiers (one with low gain and wide bandwidth, and the other with high gain and narrow bandwidth). The dual error amplifiers are located within the feedback loop of the LDO regulator, and they selectively amplify the signal according to its ripples. The proposed LDO regulator is more efficient in its regulation process because of its selective amplification according to frequency and bandwidth. Furthermore, the proposed regulator has the same gain as a conventional LDO at 62 dB with a 130 kHz-wide bandwidth, which is approximately 3.5 times that of a conventional LDO. The proposed device presents a fast response with improved load and line regulation characteristics. In addition, to prevent an increase in the area of the circuit, a body-driven fabrication technique was used for the error amplifier and the pass transistor. The proposed LDO regulator has an input voltage range of 2.5 V to 4.5 V, and it provides a load current of 100 mA in an output voltage range of 1.2 V to 4.1 V. In addition, to prevent damage in the Integrated Circuit (IC) as a result of static electricity, the reliability of IC was improved by embedding a self-produced 8 kV-class (Chip level) ESD protection circuit of a P-substrate-Triggered Silicon Controlled Rectifier (PTSCR) type with high robustness characteristics.

• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.47-52
• /
• 2004

본 논문에서는 FTTH에 적용하기 적합한 넓은 입력 다이나믹 레인지와 낮은 비트 에러율을 갖는 CMOS 광수신기의 설계를 제안한다. 트랜스임피던스 전치증폭기의 PMOS 피드백 저항을 자신의 출력 신호의 크기에 따라 제어하여 100Mbps까지 60dB의 입력 다이나믹 레인지를 얻었다. 듀티 에러를 최소화시키기 위해 전류 거울 형태의 자동 바이어스 조절 회로를 설계하였다. 2-폴리, 3-메탈, 0.6um CMOS 공정 파라미터를 사용하여 회로 시뮬레이션을 수행하였다. 설계된 수신기는 5V의 전원을 사용할 때 100Mbps에서 130mW 이하의 전력 소비를 보였다.

• 한국광학회지
• /
• 제14권4호
• /
• pp.454-459
• /
• 2003

단일 모드 광원이 집적된 Mach-Zehnder간섭계형 파장 변환기를 제작하여 세계 최초로 10 Gb/s에서 파장 변환 특성을 확인하였다. 제작된 파장 변환기는 수동 도파로 영역에서의 전파 손실을 줄이기 위해 undoped InP층이 수동 도파로 위에 형성된 새로운 BRS 구조를 사용하였다. 단일 모드 광원으로 손실 결합형 분포 궤환형 반도체 레이저(loss-coupled distributed feedback laser; LC-DFB LD)를 사용하여, 파장 변환기에 있는 반도체 광증폭기의 주입전류가 200 mA까지 측모드 억제율이 30 dB 이상의 값을 나타내었다. 제작된 LC-DFB LD 집적 파장 변환기는 10 Gb/s의 동적 파장 변환 특성 측정 결과, 7 dB 정도의 소광비를 갖는 eye 패턴을 얻을 수 있었으며, power penalty는 $10^{-9}$ bit error rate에서 2.8 dB의 값을 나타내었다.

• 한국항해학회지
• /
• 제24권5호
• /
• pp.443-450
• /
• 2000

Before some experiments were carried out with analog bandpass filter which used for filtering the noise included in sound source signal. And this filter was constituted by condenser, register and operational amplifier. Hut these elements made the phase characteristics to differentiate in each sensing channel and cause a little of measurement error. We made new measurement system that was substituted digital filter for the analog filter in order to develop the optimal system which could find the time delay between each sensors with high accuracy. This paper describes the new system's constitution and the function of each parts. Specially three digital filters were designed and applied to the digital signal processing Part. And a series of experiments were carried out with the source＇s distance 9.53meters and the random bearing interval within the limits of $0^{\circ}$ ~ $180^{\circ}$. As a result, we have recognized that the accuracy of measurements were differentiated by the methods what kind of digital filter were adopted. And we have confirmed the facts that IIR LPF was suitable for sound source's bearing measurement and FIR LPF reduced the range measurement error.

• 대한기계학회논문집A
• /
• 제25권3호
• /
• pp.529-536
• /
• 2001

We investigate a surface-micromachined capacitive accelerometer with the grid-type electrodes surrounded by a perforated proof-mass frame. An electromechanical analysis of the microaccelerometer has been performed to obtain analytical formulae for natural frequency and output sensitivity response estimation. A set of prototype devices has been designed and fabricated based on a 4-mask surface-micromachining process. The resonant frequency of 5.8$\pm$0.17kHz and the detection sensitivity of 0.28$\pm$0.03mV/g have been measured from the fabricated devices. The parasitic capacitance of the detection circuit with a charge amplifier has been measured as 3.34$\pm$1.16pF. From the uncertainty analysis, we find that the major uncertainty in the natural frequency of the accelerometer comes from the micromachining error in the beam width patterning process. The major source of the sensitivity uncertainty includes uncertainty of the parasitic capacitance, the inter-electrode gap and the resonant frequency, contributing to the overall sensitivity uncertainty in the portions of 75%, 14% and 11%, respectively.