• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.413-415
• /
• 2008

The charge equalizer design for a series connected battery string is very challenging because it needs to satisfy many requirements such as implementation possibility, equalization speed, equalization efficiency, controller complexity, size and cost issues, voltage and current stress, and so on. Numerous algorithms and circuits were developed to meet the above demands and some interesting results have been obtained through them. However, for a large number of cells, for example, eighty or more batteries, the previous approaches might cause problems. Such problems include long equalization time, high controller complexity, bulky size, high implementation cost, and high voltage and current stress. To overcome these circumstances, this paper proposes a charge equalizer design method based on a battery modularization technique. In this method, the number of cells that we consider in an equalizer design procedure can be effectively reduces; thus, designing a charge equalizer becomes much easier. Furthermore, by applying the previously verified charge equalizers to the intramodule and the outer-module, we can obtain easy design of a charge equalizer and good charge balancing performance. Several examples and experimental results are presented to demonstrate the usefulness of the charge equalizer design method.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.155-167
• /
• 2015

An adaptive equalization scheme based on all-digital jitter measurement is proposed for a continuous time linear equalizer (CTLE) preceding a clock and data recovery (CDR) in a receiver circuit for high-speed serial interface. The optimum equalization coefficient of CTLE is determined during the initial training period based on the measured jitter. The proposed circuit finds automatically the optimum equalization coefficient for CTLE with 20", 30", 40" FR4 channel at the data rate of 5 Gbps. The chip area of the equalizer including the adaptive controller is 0.14 mm2 in a $0.13{\mu}m$ process. The equalizer consumes 12 mW at 1.2 V supply during the normal operation. The adaptive equalizer has been applied to a USB3.0 receiver.

• 한국멀티미디어학회논문지
• /
• 제21권9호
• /
• pp.1110-1118
• /
• 2018

Personal sound amplifiers(PSAPs) provide accessible and affordable healthcare to individuals with hearing disability. Many studies are in progress for affordable PSAP development, but still people do not have a best fitting profile for the PSAP depending on their hearing test. As a result, they do not have a personalized and profiled music and sound, which are very helpful for those who has hearing problems. In this paper, we propose a device and mobile system to provide music with an equalizer value according to the hearing condition of an individual to prevent the hearing loss. In order to overcome the limit of frequency band of the equalizer in a smart phone, we developed bluetooth controlled equalizer based on the fitting profiles.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 추계학술대회
• /
• pp.174-175
• /
• 2019

Battery cells are connected in parallel to enlarge the system capacity. However, cell inconsistency may reduce the overall system capacity and cause the over-charging or over-discharging issue. This paper proposes a SOC-based sequencing equalizer for parallel-connected battery configuration that uses the ANFIS (adaptive neuro-fuzzy inference system) algorithm to make the switching decision. Depend on the load current and the SOC (state-of-charge) rate of cells, the switching decision is made to equalize the SOC of the battery cells. The simulation results show that the system capacity is maximized and the controller is adaptive for a large number of parallel-connected in dynamic load profile.

• 한국컴퓨터산업학회논문지
• /
• 제3권1호
• /
• pp.27-34
• /
• 2002

네트워크와 IT산업의 급속한 발전과 더불어 정보통신에 대한 관심이 매우 커지고 있다. 정보통신 분야에서는 주로 디지털 신호가 사용되므로 아날로그 신호를 디지털 신호로 변환하여야 한다. 그러나 음성이나 영상과 같은 자연상태의 아날로그 신호가 디지털 신호로 변환될 때 발생하는 왜곡을 제거하는 것은 매우 어려운 과정이다. 원음 또는 각자 취향에 맞는 음질을 발생시키기 위해서 기존의 오디오 그래픽 이퀄라이저는 매우 복잡한 과정을 통하여 고차의 필터 계수 및 이득을 계산하였다. 그러므로 이러한 요구사항을 만족시키기 위해서 는 시스템이 복잡하여 경제성이 떨어지고 타 시스템 내부에 장착할 수가 없었다. 본 논문에서는 오디오 음질의 개선과 시스템 성능향상 및 내부 장착이 가능한 새로운 디지털 오디오 그래픽 이퀄라이저를 설계하였다. 또한 필터 계수 및 이득을 자동으로 처리함으로써 실시간 처리가 가능하고 음질이 향상되도록 하였다.

• 한국통신학회논문지
• /
• 제32권8A호
• /
• pp.785-793
• /
• 2007

본 논문에서는 TP 케이블을 이용하여 100Mbps의 전송 속도를 지원하는 100Base-TX Ethernet 수신기의 디지털 신호 처리부를 제안하였다. 제안하는 디지털 신호 처리부는 자동 이득 조절기, 심볼 동기 복원기, 적응 등화기, BLW 보정기로 구성되어 있으며 초기 위상에 상관없이 150m까지 $10^{-12}BER$이하의 성능을 보였다. 제안하는 신호 처리부는 일부 블록을 제외한 모든 부분을 디지털로 구현하였으며 적응 등화기와 BLW 보정기 연동 구조는 기존의 적응 등화기 에러 값을 이용하는 구조에 비하여 MSE가 약 1dB정도의 성능 향상을 가져왔다. 설계한 디지털 신호 처리부는 Verilog-HDL로 구현되었으며 삼성 $0.18{\mu}m$ 라이브러리를 사용하여 합성 결과 동작 속도는 7.01ns 이며 총 게이트 수는 128.528 게이트였다.

• 한국인터넷방송통신학회논문지
• /
• 제17권1호
• /
• pp.19-24
• /
• 2017

최근 IT기술의 발전을 근간으로 PA시스템에 IT기술이 접목된 혁신적인 제품들이 개발되고 있다. 본 논문에서는 디지털 전관방송을 위한 통합 믹서 컨트롤러를 제안하였다. 기존 디지털 전관방송을 구성하는 디지털믹서와 디지털 통합 컨트롤러의 기능을 포함한 통합믹서컨트롤러를 개발하였다. 개발된 통합믹서컨트롤러는 16개의 오디오입력채널과 8개의 출력채널을 가진 다채널 믹서 기능을 가진다. 그리고, 디지털오디오신호를 처리하기 위한 EQ, Matrix, Limiter을 가지고 있다. 또한, 개발된 컨트롤러는 믹서의 동작상태 모니터링과 전체 PA시스템을 제어하기 위한 인터넷 연결기능을 가진다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2589-2592
• /
• 2003

In this paper, a robust mixed H$_2$/H$\_$$\infty$/ output feedback control method is applied to the design of loop filter for PLL carrier phase tracking. The proposed method successfully copes with large S-curve slope uncertainty and a significant decision delay in the closed-loop that may exist In modern receivers due to a convolutional decoder or an equalizer. The objective is to design an output feedback controller which minimizes the H$_2$performance while satisfying the H$\_$$\infty$/ performance to guarantee the gain margin and phase margin for linear time invariant(LTI) polytopic uncertain systems. LMIs based approach is given to solve this problem. We can verify the H$\_$$\infty$/ performance satisfaction and minimize the phase detector error through the simulation result.

• 한국정보통신학회논문지
• /
• 제19권4호
• /
• pp.895-902
• /
• 2015

본 논문은 대형 터치스크린을 위한 고속 터치감지 및 노이즈 제거를 위한 FDCS (Frequency division concurrent sensing) 기법을 제안한다. 기존의 터치스크린 감지방식은 대부분 구동신호를 순차적으로 인가하고 순차적으로 센싱신호를 분석하기 때문에 감지속도가 터치스크린 크기에 따라 급격히 감소하여 대형터치스크린에 적용하기 어려운 문제점이 있다. 제안된 기법은 모든 드라이브라인에 서로 다른 주파수의 신호를 동시에 인가하고 각 센스 라인의 신호를 주파수 영역에서 분석하는 기법으로 대형스크린에서도 고속의 감지속도를 제공한다. 또한 주파수영역에서 노이즈 필터링기법을 제안하여 터치감지신호는 누적하고 노이즈는 상쇄하며, 터치스크린의 주파수전달함수의 역의 특성을 가지는 pre-distortion equalizer를 적용하여 터치감도 SNR을 더욱 개선한다. 23" 대형 터치스크린 모델에 실제의 환경 노이즈를 적용하여 실험한 결과 본 제안기술이 기존 기법 대비 frame scan rate을 274%, SNR을 43dB 증가시킴을 보인다.

• 전력전자학회논문지
• /
• 제9권2호
• /
• pp.187-193
• /
• 2004

PDA, 스마트폰, USP 및 전기자동차와 같은 전기적 장치의 전력공급을 위하여 배터리가 직렬로 연결된 다중 셀을 만들어 일반적으로 사용한다. 이 경우 개별 셀 전압의 편차가 발생되면 배터리의 수명과 용량은 낮아지게 된다. 셀에서 전압의 안정화상태를 유지하기 위한 셀 전압을 안정화시키는 효율적인 방범은 없어서는 안 될 중요한 사항이다. 본 논문에서는 휴대형 가전기기에 적용하기 위해 마이크로컨트롤러를 사용한 다중 셀용 밸런싱 회로의 설계에 대하여 제안한다. 밸런싱 시스템은 충전되는 주기 동안 밸런싱 동작을 이행하며 마이크로컨트롤러로서 제어된다. 제안된 방법은 충전기와 레코드를 사용하여 실험을 통해 증명하였다. 실험결과에서 개별 배터리의 용량, 수령, 성능이 향상됨을 보여준다.