• 한국재료학회지
• /
• 제24권9호
• /
• pp.443-450
• /
• 2014

Amorphous (a-Si) films were epitaxially crystallized on a very thin large-grained poly-Si seed layer by a silicide-enhanced rapid thermal annealing (SERTA) process. The poly-Si seed layer contained a small amount of nickel silicide which can enhance crystallization of the upper layer of the a-Si film at lower temperature. A 5-nm thick poly-Si seed layer was then prepared by the crystallization of an a-Si film using the vapor-induced crystallization process in a $NiCl_2$ environment. After removing surface oxide on the seed layer, a 45-nm thick a-Si film was deposited on the poly-Si seed layer by hot-wire chemical vapor deposition at $200^{\circ}C$. The epitaxial crystallization of the top a-Si layer was performed by the rapid thermal annealing (RTA) process at $730^{\circ}C$ for 5 min in Ar as an ambient atmosphere. Considering the needle-like grains as well as the crystallization temperature of the top layer as produced by the SERTA process, it was thought that the top a-Si layer was epitaxially crystallized with the help of $NiSi_2$ precipitates that originated from the poly-Si seed layer. The crystallinity of the SERTA processed poly-Si thin films was better than the other crystallization process, due to the high-temperature RTA process. The Ni concentration in the poly-Si film fabricated by the SERTA process was reduced to $1{\times}10^{18}cm^{-3}$. The maximum field-effect mobility and substrate swing of the p-channel poly-Si thin-film transistors (TFTs) using the poly-Si film prepared by the SERTA process were $85cm^2/V{\cdot}s$ and 1.23 V/decade at $V_{ds}=-3V$, respectively. The off current was little increased under reverse bias from $1.0{\times}10^{-11}$ A. Our results showed that the SERTA process is a promising technology for high quality poly-Si film, which enables the fabrication of high mobility TFTs. In addition, it is expected that poly-Si TFTs with low leakage current can be fabricated with more precise experiments.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.308-309
• /
• 2012

One of the critical issues in the growth of multijunction solar cell is the formation of a highly doped Esaki interband tunnel diode which interconnects unit cells of different energy band gap. Small electrical and optical losses are the requirements of such tunnel diodes [1]. To satisfy these requirements, tens of nanometer thick gallium arsenide (GaAs) can be a proper candidate due to its high carrier concentration in low energy band gap. To obtain highly doped GaAs in molecular beam epitaxy, the temperatures of Si Knudsen cell (K-cell) for n-type GaAs and Be K-cell for p-type GaAs were controlled during GaAs epitaxial growth, and the growth rate is set to 1.75 A/s. As a result, the doping concentration of p-type and n-type GaAs increased up to $4.7{\times}10^{19}cm^{-3}$ and $6.2{\times}10^{18}cm^{-3}$, respectively. However, the obtained n-type doping concentration is not sufficient to form a properly operating tunnel diode which requires a doping concentration close to $1.0{\times}10^{19}cm^{-3}$ [2]. To enhance the n-type doping concentration, n-doped GaAs samples were grown with a lower growth rate ranging from 0.318 to 1.123 A/s at a Si K-cell temperature of $1,180^{\circ}C$. As shown in Fig. 1, the n-type doping concentration was increased to $7.7{\times}10^{18}cm^{-3}$ when the growth rate was decreased to 0.318 A/s. The p-type doping concentration also increased to $4.1{\times}10^{19}cm^{-3}$ with the decrease of growth rate to 0.318 A/s. Additionally, bulk resistance was also decreased in both the grown samples. However, a transmission line measurement performed on the n-type GaAs sample grown at the rate of 0.318 A/s showed an increased specific contact resistance of $6.62{\times}10^{-4}{\Omega}{\cdot}cm^{-2}$. This high value of contact resistance is not suitable for forming contacts and interfaces. The increased resistance is attributed to the excessively incorporated dopant during low growth rate. Further studies need to be carried out to evaluate the effect of excess dopants on the operation of tunnel diode.

• 한국결정성장학회지
• /
• 제9권1호
• /
• pp.126-131
• /
• 1999

Hot-wall epitaxy법으로 $Cd_{1-x}Mn_xTe$박막을 GaAs (100) 기판위에 성장시켰다. XRD 측정으로부터 CdTe/GaAs(100) 박막은 기판과 같은 (100)면의 단결정 박막으로, $Cd_{1-x}Mn_xTe$박막은 Mn의 조성비 x가 증가함에따라 다결정 박막으로 성장되었으며, 박막의 격자상수는 x의 증가에 따라 덩어리 결정의 경우와 비슷한 기울기로 감소함을 확인하였다. x의 변화에 대한 $Cd_{1-x}Mn_xTe$ 박막의 PL 측정으로부터 받개와 퍼텐셜 요동에 의하여 포획된 엑시톤의 재결합 피크인 $L_1$과 $L_2$를 관측하였으며, $L_1$피크는 x=0.09 시료에서만 관측되었고 x값이 증가하면 사라졌다. x $\ge$0.2의 경우에는 $L_2$피크가 강하게 나타나고 x$\ge$ 0.4에서는 $Mn^{2+}$이온의 intra 천이에 의한 2.0eV 근처의 피크가 강하게 나타났다. x>0.4에서 $Mn^{2+}$이온에 의한 2.0eV 피크는 pinning이 일어나 변화가 거의 없이 일정하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.279.2-279.2
• /
• 2016

InGaN/GaN multiple quantum wells (MQWs) have been attracted much attention as light-emitting diodes (LEDs) in the visible and UV regions. Particularly, quantum efficiency of green LEDs is decreased dramatically as approaching to the green wavelength (~500 nm). This low efficiency has been explained by quantum confined Stark effect (QCSE) induced by piezoelectric field caused from a large lattice mismatch between InGaN and GaN. To improve the quantum efficiency of green LED, several ways including epitaxial lateral overgrowth that reduces differences of lattice constant between GaN and sapphire substrates, and non-polar method that uses non- or semi-polar substrates to reduce QCSE were proposed. In this study, graded short-period InGaN/GaN superlattice (GSL) was grown below the 5-period InGaN/GaN MQWs. InGaN/GaN MQWs were grown on the patterned sapphire substrates by vertical-metal-organic chemical-vapor deposition system. Five-period InGaN/GaN MQWs without GSL structure (C-LED) were also grown to compare with an InGaN/GaN GSL sample. The luminescence properties of green InGaN/GaN LEDs have been investigated by using photoluminescence (PL) and time-resolved PL (TRPL) measurements. The PL intensities of the GSL sample measured at 10 and 300 K increase about 1.2 and 2 times, respectively, compared to those of the C-LED sample. Furthermore, the PL decay of the GSL sample measured at 10 and 300 K becomes faster and slower than that of the C-LED sample, respectively. By inserting the GSL structures, the difference of lattice constant between GaN and sapphire substrates is reduced, resulting that the overlap between electron and hole wave functions is increased due to the reduced piezoelectric field and the reduction in dislocation density. As a results, the GSL sample exhibits the increased PL intensity and faster PL decay compared with those for the C-LED sample. These PL and TRPL results indicate that the green emission of InGaN/GaN LEDs can be improved by inserting the GSL structures.

• 한국재료학회지
• /
• 제11권7호
• /
• pp.575-579
• /
• 2001

Metal organic chemical vapor deposition (MOCVB)법을 사용하여 sapphire (0001) 기판 위에 GaN 환충층을 성장하고, 그 위에 GaN 에피층을 성장하였다. GaN 완충층은 55$0^{\circ}C$에서 약 26 nm에서 130 nm까지 각각 다른 두께로 성장하였고, GaN 에피층은 110$0^{\circ}C$에서 약 4 $\mu\textrm{m}$의 두께로 성장하였다. GaN 완충층 성장 후 atomic force microscopy (AFM)으로 표면 형상을 측정하였다. GaN 완충층의 두께가 두꺼워질수록 GaN 에피층의 표면이 매끈해지는 것을 scanning electron microscopy (SEM)으로 관찰하였다. 이것으로 GaN 에피층의 표면은 완충층의 두께와 표면 거칠기와 관계가 있다는 것을 알 수 있었다. GaN 에피층의 결정학적 특성을 double crystal X-ray diffraction (DCXRD)와 Raman spectroscopy로 측정하였다. 성장된 GaN 에퍼층의 광학적 특성을 photoluminescence (PL)로 조사한 결과 두께가 두꺼운 완충층 위에 성장된 에퍼층의 결정성이 더 좋은 반면, 내부 잔류응력은 증가하는 결과를 보였다. 이러한 사실들로부터 완충층의 두께가 두꺼워짐에 따라 내부 자유에너지가 감소하여 에피층 성장시 측면성장을 도와 표면이 매끈해지고, 결정성이 좋아졌다.

• 한국재료학회지
• /
• 제13권1호
• /
• pp.1-5
• /
• 2003

Uniform polycrystalline $CoSi_2$layers have been grown in situ on a polycrystalline Si substrate at temperature near $625^{\circ}C$ by reactive chemical vapor deposition of cyclopentadienyl dicarbonyl cobalt, Co(η$^{5}$ -C$_{5}$ H$_{5}$ )(CO)$_2$. The growth behavior and thermal stability of $CoSi_2$layer grown on polycrystalline Si substrates were investigated. The plate-like CoSi$_2$was initially formed with either (111), (220) or (311) interface on polycrystalline Si substrate. As deposition time was increasing, a uniform epitaxial $CoSi_2$layer was grown from the discrete $CoSi_2$plate, where the orientation of the$ CoSi_2$layer is same as the orientation of polycrystalline Si grain. The interface between $CoSi_2$layer and polycrystalline Si substrate was always (111) coherent. The growth of the uniform $CoSi_2$layer had a parabolic relationship with the deposition time. Therefore we confirmed that the growth of $CoSi_2$layer was controlled by diffusion of cobalt. The thermal stability of $CoSi_2$layer on small grain-sized polycrystalline Si substrate has been investigated using sheet resistance measurement at temperature from $600^{\circ}C$ to $900^{\circ}C$. The $CoSi_2$layer was degraded at $900^{\circ}C$. Inserting a TiN interlayer between polycrystalline Si and $_CoSi2$layers improved the thermal stability of $CoSi_2$layer up to $900^{\circ}C$ due to the suppression of the Co diffusion.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.345-346
• /
• 2013

InGaN material is being studied increasingly as a prospective material for solar cells. One of the merits for solar cell applications is that the band gap energy can be engineered from 0.7 eV for InN to 3.4 eV for GaN by varying of indium composition, which covers almost of solar spectrum from UV to IR. It is essential for better cell efficiency to improve not only the crystalline quality of the epitaxial layers but also fabrication of the solar cells. Fabrication includes transparent top electrodes and surface texturing which will improve the carrier extraction. Surface texturing is one of the most employed methods to enhance the extraction efficiency in LED fabrication and can be formed on a p-GaN surface, on an N-face of GaN, and even on an indium tin oxide (ITO) layer. Surface texturing method has also been adopted in InGaN-based solar cells and proved to enhance the efficiency. Since the texturing by direct etching of p-GaN, however, was known to induce the damage and result in degraded electrical properties, texturing has been studied widely on ITO layers. However, it is important to optimize the ITO thickness in Solar Cells applications since the reflectance is fluctuated by ITO thickness variation resulting in reduced light extraction at target wavelength. ITO texturing made by wet etching or dry etching was also revealed to increased series resistance in ITO film. In this work, we report a new way of texturing by deposition of thickness-optimized ITO films on ITO nano dots, which can further reduce the reflectance as well as electrical degradation originated from the ITO etching process.

• 한국통신학회논문지
• /
• 제30권10A호
• /
• pp.965-970
• /
• 2005

본 연구에서는 IEEE 802.11a 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx 스위치 MMICs를 설계 및 제작하였다. 이를 위하여 먼저 핵심이 되는 pHEMT 스위치 소자의 에피구조를 설계하였으며, 한국전자통신연구원(ETRI의 $0.5{\mu}m$ pHEMT 스위치 공정을 이용하였다. 제작된 SPDT형 Tx/Rx 스위치 MMIC는 주파수 5.8 GHz, 동작전압 0/-3V에서 삽입손실 0.68 dB, 격리도 35.64 dB, 그리고 반사손실 13.4dB의 특성을 보였으며, 전력전송능력인 P1dB는 약 25dBm, 그리고 선헝성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 제작된 스위치 회로의 성능은 상용제품과 비교 분석한 결과 반사손실은 약간 부족하였으나 삽입손실은 비슷한 수준이며, 특히 격리도는 동작전압 ${\pm}$ 3V/0Vv, 주파수 5.8GHz에서 약 8 dB 이상 우수하였다. 이와 같은 여러 가지의 스위치 회로의 성능은 본연구에서 개발된 pHEMT SPDT 스위치는 IEEE802.11a 표준 5GHz 대역 무선랜에 충분히 할용할수 있을 것으로 생각된다.

• 한국전자파학회지:전자파기술
• /
• 제14권3호
• /
• pp.20-40
• /
• 2003

고온초전도 필터의 무부하 양호도 값(unloaded Q-value)이 매우 높기 때문에, 삽입손실의 증가없이 극수(pole number)를 크게 증가시킨 대역통과 및 저역통과 필터를 제작할 수 있다(현재, 70-pole 대역통과 필터가 개발). 초전도 필터는 급준한 스컷 특성과 차단대역에 대한 양호한 감쇠수준을 얻을 수 있고, 집중상수형 공진기(lumped element resonators)를 사용하거나 지연파(slow wave) 특성을 활용하면 소형화가 가능하다. 다성분계인 산화물(oxide) 고온초전체를 에피택셜 박막 및 대면적(4-인치급) 박막으로 제조함으로서 다양한 구조의 평면형(planar type) 필터 개발뿐만 아니라, 전력처리력(power handling capability)도 향상시킬 수 있게 되었다. 최근에 고온초전도 평면형 필터는 반도체 저잡음 증폭기(GaAs-based LNA), 초소형 냉각기(mini-cooler)와 집적되어 서브-시스템화되었다. 그리고 이동통신 기지국용 수신전치부(receiver front-end) 서브-시스템으로 발전하여 통신시스템의 잡음수준과 인접한 주파수 대역에 의한 전파간섭을 현저히 줄일 수 있고, 동시에 주파수 이용효율의 향상과 통신시스템의 용량증대도 가능케 하고 있다. 본고에서는 고온초전도체 필터의 원리, 종류 및 설계법, 그리고 초전도 필터의 특징과 상품화의 요구사항에 대해 알아보고, 이동통신 기지국 수신 전치부용으로 사용되고 있는 고온초전도 필터 시스템개발과 관련된 연구 및 시장 동향의 특징들을 살펴보고자 한다.

• 한국결정성장학회지
• /
• 제22권3호
• /
• pp.115-121
• /
• 2012

사파이어 단결정은 GaN계 화합물 증착이 용이하여 고휘도의 청색을 구현하기 위한 LED(Light Emitting Diode)용 기판으로 크게 각광받고 있다. 공업용 사파이어의 제조 방법으로는 Kyropoulos법, Czochralski법 HEM(Heat Exchager Method)등 다양한 방법이 시도되고 있으며, 그 중 Kyropoulos법은 고품질의 대구경 사파이어 단결정 성장이 가능한 대표적인 방법으로 알려져 있다. 그러나 Kyropoulos 공정의 특성상 결정성장로 내에서 용융 사파이어의 유동장이 단결정의 최종 품질을 결정하는데, 유동장의 변화와 이에 따르는 결정성장 거동을 관찰하기가 어렵다는 단점이 있다. 대구경화와 동시에 고품질의 사파이어 단결정을 생산하기 위해서는 성장로내의 유동장 해석을 통해 결정 성장조건을 최적화 하는 것이 필요하다. 본 연구에서는 유한요소법을 기반으로 한 전산유동해석을 통해 Kyropoulos 성장로 내의 도가니 형상의 종횡비(h/d)에 따른 용융 사파이어의 대류거동을 관찰하여 도가니의 형상이 단결정 성장에 미치는 영향을 분석하였으며, 성장로의 설계시 도가니의 종횡비를 작게 고려하면 용융 사파이어의 대류속도를 늦추고 계면의 convexity를 줄여 사파이어 단결정의 품질향상에 도움이 된다는 결과를 얻었다.