• Journal of Forest and Environmental Science
• /
• 제22권1호
• /
• pp.41-49
• /
• 2006

일본에서 2004년도에 발행된 산림토목 목제구조물 시공 매뉴얼에 실려 있는 산림토목 목제구조물 설계지침은 총설, 목재의 이용과 특성, 조사, 계획 및 설계 등으로 구성되어 있으며, 이 논문에서는 총설, 목재의 이용과 특성, 조사 및 계획에 대하여 분석하였다. 분석 결과, 목재의 특성은 목재의 물리 화학적 특성, 환경에의 영향, 심리 생리적인 효과 및 목재의 부후성에 대해 정리되어 있으며, 조사항목은 유수에 의한 영향의 정도, 일사의 정도, 흰개미의 생식 유무, 지표수 및 지하수의 유하 상황, 계류 등에 서식하는 동식물의 상황, 물이용 상황 등이 제시되었다. 또한 계획에서는 목제구조물의 구조와 설치장소, 취급방법, 해당 지역의 목재 간벌재의 이용, 방부처리 등에 대하여 설명되어 있다.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.74-84
• /
• 2000

본 논문은 TMS320C30과 호환되는 DSP(Digital Signal Processor)를 설계하고 구현하는 과정을 다룬다. 구조 설계를 위하여 DSP의 파이프라인 사이클마다 일어나는 일을 정의하기 위한 CBS(Cycle Based Simulator)를 구현하였다. CBS는 특정 명령어가 수행되기 위한 기능블럭의 동작, 제어신호 값, 각종 레지스터 값, 메모리 값 내부 버스의 값들을 제공해 주기 때문에 VHDL 코딩시의 중요한 레퍼런스가 된다. 논리 설계는 VHDL을 사용하였다. 설계된 DSP 검증을 위하여 논리 시뮬레이션 및 하드우ㅔ어 에뮬레이션을 하였다. 설계된 DSP는 0.6${\mu}m$ CMOS 라이브러리를 이용하여 구현하였다. 칩 복잡도는 45만 게이트이며 칩 크기는 $9{\times}9mm^2$이고 동작 속도는 20 MIPS이다. 제작된 칩을 이용하여 114종 명령에서 109개의 명령어와 13종의 알고리즘을 수행시켜 정상적으로 동작하는 것을 확인하였다.

• 감성과학
• /
• 제14권4호
• /
• pp.581-592
• /
• 2011

본 연구는 고령자들이 웹을 통하여 보다 쉽게 제품을 구입할 수 있는 실버용품 쇼핑 웹 사이트 디자인에 대하여 연구하였다. 본 연구에서 다루게 될 항목은 제품 검색 단계에서의 메뉴디자인, 제품 고르기 단계에서의 이미지 배열 방식과 사용설명서의 제공방식, 제품 구매단계에서의 결제방식이다. 먼저 현황 조사를 통하여 국내에 개설되어 있는 실버용품 쇼핑 웹 사이트의 각 항목에 대한 디자인 유형을 파악한 후 실험 평가도구를 디자인하여 개발하였다. 개발된 평가도구를 61명의 고령자를 대상으로 혈압계를 찾아 구입하는 과제를 부과하여 사용하게 한 뒤 설문조사와 심층면접을 통하여 사용하기 편리한 디자인에 관한 선호도 조사를 실시하였다. 선호도 조사 결과를 바탕으로 고령자가 실버용품 쇼핑 웹 사이트를 통해 제품을 구입할 때, 고령자의 관점에서 가장 사용하기 편하면서 보기 편한 디자인을 연구하여 제시하였다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.52-57
• /
• 2015

커패시턴스 용량의 변화를 측정할 수 있는 박막 Si3N4 캔틸레버 센서 어레이를 이용한 질병진단 시스템을 설계하고 구현하였다. 시스템은 32 비트 RISC 프로세서, 메모리, 버스, 통신용 IP, ADC, LCD 디스플레이로 구성되어 있다. 10개 내외의 마커를 이용하여 수십 개의 마커를 사용했을 경우와 같은 정확도를 얻을 수 있는 마커선정 방법을 제안한다. 개발된 진단기의 커패시턴스 분해능은 1fF 이하이고, 트롬빈 10nM 까지 감지할 수 있다.

• 한국정보통신학회논문지
• /
• 제18권9호
• /
• pp.2189-2196
• /
• 2014

본 논문에서는 자동차용 컴퓨터 비전 알고리즘을 고속으로 처리하기 위해 VLIW 보조프로세서를 설계하였다. VLIW 보조프로세서는 8단 파이프라인 구조로 1개의 사이클에 4개의 명령을 처리할 수 있으며, 보행자 인식을 위한 36개의 정수 및 부동 소수점 명령어 집합을 갖고 있다. 프로세서는 45nm CMOS 공정에서 최대 동작 속도는 300-MHz이며 약 210,900 게이트로 구성되며 예상 연산 성능은 1.2 GOPS 이다. VPE와 8개의 VLIW 코어로 구성된 비전 프로세서 시스템은 25~29 FPS의 보행자 검출 성능을 가진다. VLIW 보조 프로세서는 높은 검출 속도와 호스트 프로세서와 느슨한 결합 특성으로 다양한 비전 분야에 응용 가능하다.

• 반도체디스플레이기술학회지
• /
• 제21권4호
• /
• pp.27-32
• /
• 2022

RISC-V is an open instruction set architecture (ISA) developed in 2010 at UC Berkeley, and active research is being conducted as a processor to compete with ARM. In this paper, we propose an SoC system including an RV32I ISA-based 32-bit 5-stage pipeline processor and AHB bus master. The proposed RISC-V processor supports 37 instructions, excluding FENCE, ECALL, and EBREAK instructions, out of a total of 40 instructions based on RV32I ISA. In addition, the RISC-V processor can be connected to peripheral devices such as BRAM, UART, and TIMER using the AHB-lite bus protocol through the proposed AHB bus master. The proposed SoC system was implemented in Arty A7-35T FPGA with 1,959 LUTs and 1,982 flip-flops. Furthermore, the proposed hardware has a maximum operating frequency of 50 MHz. In the Dhrystone benchmark, the proposed processor performance was confirmed to be 0.48 DMIPS.

• 한국컴퓨터정보학회논문지
• /
• 제16권5호
• /
• pp.1-11
• /
• 2011

최근 모바일 멀티미디어 기기들의 사용이 증가 하면서 고성능 멀티미디어 프로세서에 대한 필요성이 증가하고 있다. 본 논문에서는 낮은 소비전력으로 고성능 멀티미디어 애플리케이션을 구현할 수 있는 SIMD기반 병렬프로세서를 제안한다. 제안하는 병렬프로세서는 16개의 프로세싱 엘리먼트로 구성되어 있으며, 3단계 파이프라인 구조로 설계되었다. 모의실험 결과, 제안한 SIMD기반 병렬프로세서는 기존의 병렬프로세서보다 프로세싱 엘리먼트 당 상대 연산 처리량에서 높은 성능을 보였으며, 또한 동일한 130nm 테크놀리지와 720 클록주파수에서 상용 고성능 프로세서인 TI C6416보다 1.4~31.4배의 성능 향상 및 5.9~8.1배의 에너지 효율 향상을 보였다. 제안한 병렬프로세서를 하드웨어 설계언어인 verilog HDL을 이용하여 설계하였고, FPGA를 이용해 검증하였다.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.79-90
• /
• 2000

본 논문에서는 고성능 수퍼스칼라 마이크로프로세서에 적합하고, IEEE 754 표준을 준수하는 고성능 부동 소수점 유닛의 구조를 설계한다. 부동 소수점 AU에서는 비정규화 수 처리를 모두 하드웨어적으로 지원하면서 추가적인 지연 시간이 생기지 않도록 점진적 언더플로우 예측 기법을 제안 구현한다. 부동 소수점 제산/제곱근기는 기존의 고정적인 길이의 몫을 구하는 방식과 달리 매 사이클마다 가변적인 길이의 몫을 구하는 구조를 채택하여 성능과 설계 복잡도 면에서 SRT 알고리즘에 의한 구현 보다 우수하도록 설계한다. 또한, 수퍼스칼라 마이크로프로세서에 이식이 용이하도록 익셉션 예측 기법을 세분화하여 적용하며, 제산 연산에서의 익셉션 예측에 필요한 스톨사이클을 제거하도록 한다. 설계된 부동 소수점 AU와 제산/제곱근기는 부동 소수점 유닛의 구성요소인 명령어 디코더, 레지스터 파일, 메모리 모델, 승산기 등과 통합되어 기능과 성능을 검증하였다.

• 공학교육연구
• /
• 제10권1호
• /
• pp.60-76
• /
• 2007

이 논문은 미국의 버지니아텍 공과대학 신입생을 대상으로 2006년 가을 학기에 프로젝트 수업을 실시한 실험 연구의 결과이다. 버지니아텍에는 공학교육과가 2004년에 설립되었다. 이 실험에서는 신입생 1200여명을 모집단으로 하여 5개 반을 표본으로 선정하였다. 연구 대상의 과목은 공학탐구이며, 수업의 주제로는 지속가능 에너지 설계이며, 6주 동안에 걸쳐 매주 이론 50분과 웍샵 90분 수업을 각 모듬별로 수행하였다. 이론은 교수가 강의하고 ???p샵은 박사과정의 조교가 수업을 실시하였다. SPSS(버전 15)을 사용하여 통계 분석한 결과는 다음과 같다. 5개 집단의 학업 성취도에 대하여 사전 및 사후 검사 점수로 대응 표본 t 검증한 결과, 혼성 학급인 4개 집단에서는 유의 수준 .05에서 사후 검사가 유의미하게 증가하였으나, 여성학급에서는 유의미한 증가가 없었다. 5개 집단의 태도에 대하여 대응 표본 t 검증한 결과, 5개 집단 모두에서 약간씩 감소하였으며 유의미한 값은 아니다. 끝으로 이 프로젝트 수업을 통한 기능 향상의 기대감에 대하여 개방형 질문을 하였으며, 학생들은 팀???p, 디자인 과정, 지식에 대한 응답이 가장 많았다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.895-901
• /
• 2007

현재 컴퓨터 및 인터넷의 발달은 학습의 방향을 보다 자유롭게 하였으며, 교사의 직접적인 도움을 받지 않고도, 학생 스스로 공부할 수 있는 환경을 가능하게 하고 있다. 본 논문에서는 제 7 차 교육과정에 따른 고교 정보사회와 컴퓨터 교과의 WBI를 설계 및 구현하였다. 궁극적으로 교육과정의 질을 향상 시키도록 노력하였다. 먼저 교과내용을 영역별로 분석하고, 탐구하기, 기초다지기, 실습학기, 자기평가의 순으로 학습이 이루어지게 하였으며, 학습자 스스로 능동적인 학습을 할 수 있는 자기 주도적인 학습과 통합 교과서적인 학습을 동시에 할 수 있게 함으로써 문제 해결능력과 창의적 사고를 기르기 위한 교육 패러다임으로 구성하고 있다. 본 논문에서는 PHP언어를 사용하였으며, 웹서버는 Apache, DBMS는 MySQL를 사용하였다. 프로그램에는 회원가입, 정보사회와 컴퓨터 교육과정 수강하기 및 테스트, 질문하기, 자료실 등으로 구성되어 있고, 수강신청 후 먼저 강의를 지면과 화상강의를 동시에 수강하면서 기초를 다지고, 질의하기를 통해 궁금증을 해결해 나감으로써 한번에 수업을 소화할 수 있는 기능을 갖추고 있다.