• 제목/요약/키워드: Engineering Design Instruction

검색결과 173건 처리시간 0.028초

FPGA를 이용한 시퀀스 제어용 32비트 마이크로프로세서 설계 (The Design of 32 Bit Microprocessor for Sequence Control Using FPGA)

  • 양오
    • 대한전자공학회논문지SD
    • /
    • 제40권6호
    • /
    • pp.431-441
    • /
    • 2003
  • 본 논문은 FPGA를 이용하여 시퀀스 제어용 32비트 마이크로프로세서를 설계하였다. 이를 위해 VHDL을 이용하여 톱-다운 방식으로 마이크로프로세서를 설계하였으며, 고속처리의 문제점을 해결하기 위해 프로그램 메모리부와 데이터 메모리부를 분리하여 설계함으로써 인스트럭션을 페치 하는 도중에 시퀀스 명령을 실행할 수 있는 Harvard 구조로 설계하였다. 또한 마이크로프로세서의 명령어들을 시퀀스제어에 적합하도록 RISC형태의 32 비트 명령어로 고정하여 명령어의 디코딩 시간과 데이터 메모리의 인터페이스 시간을 줄였다. 특히 설계된 마이크로프로세서의 실시간 디버깅 기능을 구현하기 위해 싱글 스텝 런, 일정 프로그램 카운터 브레이크, 데이터 메모리와 일치시 정지 기능 등을 구현함으로써 구현된 프로세서의 디버깅을 쉽게 하였다. 또한, 시퀀스제어에 적합한 펄스명령, 스텝 콘트롤 명령, 마스터 콘트롤 명령 등과 같은 비트 조작 명령과, BIN형과 BCD형 산술명령, 배럴 쉬프트명령 등을 구현하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 자이링스(Xilinx)사의 V600EHQ240(60만 게이트)과 Foundation 4.2i를 사용하여 로직을 합성하였다. Foundation 합성툴 환경에서 시뮬레이션과 실험에서 성공적으로 수행되었다. 본 논문에서 구현된 시퀀스 제어용 마이크로프로세서의 우수성을 보이기 위해 시퀀스제어용 명령어를 많이 가지고 있는 Hitachi사의 마이크로프로세서인 H8S/2148과 성능을 비교하여 본 논문에서 설계된 시퀀스 제어용 프로세서가 우수함을 확인하였다.

복원된 Linde-Robinson Laboratory의 에너지 및 채광시스템 효율 분석 : Coelostat Solar Telescope Daylighting (An analysis on the energy and daylighting efficiencies of rehabilitated Linde-Robinson Laboratory : Solar Telescope Daylighting with Coelostat)

  • 한현주;;오승진;천원기
    • 한국태양에너지학회 논문집
    • /
    • 제34권5호
    • /
    • pp.53-63
    • /
    • 2014
  • Caltech's Linde-Robinson Laboratory was originally built in 1932 featuring a Spanish mission-style design, whose function was to facilitate a solar observatory with a coelostat solar telescope dome and a solar shaft extending from the roof to more than 36.58m below the ground. The building has now been transformed into a cutting-edge center for research and instruction in global environmental science that retains its original character while setting new standards in energy efficiency and green design. It is the first LEED Platinum lab in the USA for renovation of a historical research building, consuming only one-sixth of the energy that the lab's comparable laboratories do. This work introduces various energy and environmental strategies hired for its sustainable rehabilitation and, especially, examines the functional validity of solar telescope daylighting by a coelostat. Observations were made on the llumination of underground floors, where illuminances of 40~50 lx were measured.

교육용 게임디자인 방법들의 비교분석 (A Comparative Analysis of Design Methods for Educational Games)

  • 장희동
    • 한국게임학회 논문지
    • /
    • 제10권6호
    • /
    • pp.25-35
    • /
    • 2010
  • 성장기에 게임을 경험하면서 살아온 세대를 게임세대라 부른다. 이들 게임세대는 이전 세대와 달리 사고방식과 행동방식이 전혀 다르다. 그러나 현재 게임세대를 위한 교육방법은 이전 세대의 교육방법과 기본적으로 차이가 없다. Prensky는 게임세대를 위해, 정보시대의 필요사항들을 만족시킬 수 있는 소수의 방법들 중 하나로 디지털 게임을 통한 교육이라고 주장하였다. 본 논문에서는 문헌조사를 통해 수집된 4개의 교육용게임 디자인 방법들의 적합성에 대해 비교분석하였다. 적합성 분석은 전체적인 설계방법, 게임부문 설계방법, 교육부문 설계방법, 설계방법의 명시성 그리고 설계방법의 장단점에 대해 이루어졌다. 그리고 이러한 분석결과를 근거로 앞으로 연구되어야 할 필요가 있는 교육용 게임 디자인 방법에 대한 연구 토픽들을 제안하였다.

RISC-V 아키텍처 기반 6단계 파이프라인 RV32I프로세서의 설계 및 구현 (Design and Implementation of a Six-Stage Pipeline RV32I Processor Based on RISC-V Architecture)

  • 민경진;최서진;황유빈;김선희
    • 반도체디스플레이기술학회지
    • /
    • 제23권2호
    • /
    • pp.76-81
    • /
    • 2024
  • UC Berkeley developed RISC-V, which is an open-source Instruction Set Architecture. This paper proposes a 32-bit 6-stage pipeline architecture based on the RV32I RSIC-V. The performance of the proposed 6-stage pipeline architecture is compared with the existing 32-bit 5-stage pipeline architecture also based on the RV32I processor ISA to determine the impact of the number of pipeline stages on performance. The RISC-V processor is designed in Verilog-HDL and implemented using Quartus Prime 20.1. To compare performance the Dhrystone benchmark is used. Subsequently, peripherals such as GPIO, TIMER, and UART are connected to verify operation through an FPGA. The maximum clock frequency for the 5-stage pipeline processor is 42.02 MHz, while for the 6-stage pipeline processor, it was 49.9MHz, representing an 18.75% increase.

  • PDF

MISD 구조에 의한 의료 영상 CODEC의 하드웨어 설계 (Medical Image CODEC Hardware Design based on MISD architecture)

  • 박성욱;유선국;김선호;김남현;윤대희
    • 대한의용생체공학회:학술대회논문집
    • /
    • 대한의용생체공학회 1994년도 추계학술대회
    • /
    • pp.92-95
    • /
    • 1994
  • As computer systems to make medical practice easy are widely used, a special hardware system processing medical data fast becomes more important. To meet the urgent demand for high speed image processing, especially image compression and decompression, we designed and implemented the medical image CODEC (COder/BECoder) based on MISD(Multiple Instruction Single Data stream) architecture to adopt parallelism in it. Considering not being a standart scheme of medical mage compression/decompress ion, the CODEC is designed programable and general. In this paper, we use JPEG (Joint Photographic Experts Group) algorithm to process images fast and evalutate it.

  • PDF

프로그래밍 언어 교육을 위한 게슈탈트 시지각 이론 기반 WBI 시스템 설계 (Design of a WBI system based on the Theory of Gestalt for Programming Language Education)

  • 김분희
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2007년도 춘계학술발표대회
    • /
    • pp.1408-1409
    • /
    • 2007
  • 인터넷 기반 분야가 다양화 되고 있는 가운데 교육 분야 또한 웹 활용 교육(WBI, Web Based Instruction)이 시대 흐름을 타고 그 활용도가 높아지고 있다. 인터넷을 통한 교실 중심의 획일적인 교육 분위기에서 벗어나 교육 컨텐츠 수요자 개개인의 자율성을 반영하는 것이 가능한 매체는 드물다. 교육 분야 가운데 특히 공학 교육은 해당 분야에 관한 특수성과 전문성이 요구되어 수요자 중심의 효과적인 교육 컨텐츠 개발에 어려운 요소로 작동한다. 이렇듯 유연한 매체를 이용함에 있어서 게슈탈트 시지각 이론을 적용함으로써 좀더 효과적인 WBI 활용을 유도하는 것은 자원 이용율 측면 및 학업성취도를 높이는데 기여할 수 있겠다. 이에 본 논문에서는 공학 교육을 위한 게슈탈트 시지각 이론 기반 WBI 시스템을 설계하고자 한다.

  • PDF

The Development of an Educational Robot and Scratch-based Programming

  • Lee, Young-Dae;Kang, Jeong-Jin;Lee, Kee-Young;Lee, Jun;Seo, Yongho
    • International journal of advanced smart convergence
    • /
    • 제5권2호
    • /
    • pp.8-17
    • /
    • 2016
  • Scratch-based programming has come to be known as an effective programming tool because of its graphic instruction modules, which are designed to be assembled like the famous LEGO building blocks. These building block-like structures allow users to more easily program applications without using other more difficult programming languages such as C or Java, which are text-based. Therefore, it poses a good opportunity for application in educational settings, especially in primary schools. This paper presents an effective approach to developing an educational robot for use in elementary schools. Furthermore, we present the method for scratch programming based on the external modules need for the implementation of robot motion. Lastly, we design a systematic curriculum, titled "Play with a Robot," and propose guidelines to using the educational programming language Scratch.

Developing Mathematics Creativity with Spreadsheets

  • Deane Arganbright
    • 한국수학교육학회지시리즈D:수학교육연구
    • /
    • 제9권3호
    • /
    • pp.187-201
    • /
    • 2005
  • The spreadsheet Microsoft Excel is the most widely used mathematical tool in today's workplace. Moreover, it is also an outstanding means for developing a surprisingly wide range of creative and innovative educational uses within such areas as mathematical modeling, visualization, and instruction. The spreadsheet's format provides us with a tool that closely parallels the way in which we naturally carry out problem solving, while the spreadsheet creation process itself illuminates the underlying mathematical concepts. In addition, the spreadsheet's visual layout allows us to introduce a broad variety of challenging and interesting topics, and to design creative demonstrations through eye-catching animated graphics. The material presented comes from actual classroom mathematics teaching experience in both industrially advanced and developing nations. A series of highly visual interactive illustrations from mathematics, the natural and social sciences, computing, engineering, and the arts provide a number of usable examples. The material discussed is applicable at diverse levels, ranging from schools and universities through adult education and in-service teacher development programs.

  • PDF

JPEG 인코더를 위한 고성능 병렬 프로세서 하드웨어 설계 및 검증 (Design and Verification of High-Performance Parallel Processor Hardware for JPEG Encoder)

  • 김용민;김종면
    • 대한임베디드공학회논문지
    • /
    • 제6권2호
    • /
    • pp.100-107
    • /
    • 2011
  • As the use of mobile multimedia devices is increasing in the recent year, the needs for high-performance multimedia processors are increasing. In this regard, we propose a SIMD (Single Instruction Multiple Data) based parallel processor that supports high-performance multimedia applications with low energy consumption. The proposed parallel processor consists of 16 processing elements(PEs) and operates on a 3-stage pipelining. Experimental results for the JPEG encoding algorithm indicate that the proposed parallel processor outperforms conventional parallel processors in terms of performance and energy efficiency. In addition, the proposed parallel processor architecture was developed and verified with verilog HDL and a FPGA prototype system.

A Study on the VME-Based Application for Integrated Control of PEFP Linac Machine Components

  • Song, Young-Gi;An, Eun-Mi;Kwon, Hyeok-Jung;Cho, Yong-Sub
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2009년도 추계학술발표대회
    • /
    • pp.141-142
    • /
    • 2009
  • The PEFP (Proton Engineering Frontier Project) is constructing a 100MeV proton Linac (Linear Accelerator). The 20 MeV 20 mA proton beam has been serviced for an application in the fields of material, biological, information technology and medical sciences. For a stable and efficient acceleration of a proton beam, the control requirements must be optimized by studying various control methods. We propose that the integrated control system for the Linac machine components must be based on a distribution control method to improve a centralized control system. Based on EPICS (Experimental Physics and Industrial Control System) real-time software, the VME (Versa Module European package format) IOC (Input Output Controller) was developed under cross development environment with a RISC (Reduced Instruction Set Computer) PowerPC system. In this paper, we describe the design and implementation of distributed control system using the VME-based EPICS middleware for various components of the large proton accelerator.