• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.37-44
• /
• 2005

고속 flash ADC를 위하여, Successive Selection Encoder (SSE)라고 명명된 새로운 형태의 TC-to-BC encoder를 제안한다. 기존의 fat tree encoder가 OR 논리에 의하여 동작되는데 반하여, 제안된 SSE는 MUX 논리에 의하여 입력 TC 신호 들 중에서 직접 출력 BC 신호를 선택한다. 제안한 SSE의 구현을 위하여, Logical Effort 방법과 Hynix 0.25um 제조 공정에 의한 실험을 바탕으로 효율적인 SSE의 구현 구조를 정하였다. 이론적 모델과 실험 결과를 보면, SSE가 fat tree encoder에 비하여 (1) one-out-of-n 신호를 발생할 필요가 없고, (2) 사용되는 게이트 수는 약 1/3로 감소하며, (3) 동작속도는 2배 이상 빨라진다. 제안된 SSE는 고속 ADC에 적합한 TC-to-BC encoder로 사용될 수 있다.

• 한국통신학회논문지
• /
• 제35권7A호
• /
• pp.632-638
• /
• 2010

본 논문에서는 다중 사용자 MIMO 시스템을 위한 고정 복잡도를 갖는 스피어 인코더 (FSE)를 제안하고, FSE의 복잡도를 감소시키는 2가지 방법을 제시한다. FSE는 성능과 복잡도 간의 트레이드오프 관계를 적응적으로 조절할 수 있고, 병렬의 트리 탐색구조를 적용함으로써 프리코딩 지연을 상당히 감소시킬 수 있다. $4\times4$ 다중 사용자 MIMO 시스템에서 시뮬레이션을 수행한 결과, 제안한 FSE는 QRDM 인코더 (QRDM-E)에 비하여 작은 BER 성능 감소를 가져오지만 최적의 다이버시티 오더를 달성함과 더불어 일반적인 QRDM-E 복잡도의 16%정도만을 갖고, 인코딩 처리량(throughput)이 7.5배 향상됨을 확인하였다.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.603-608
• /
• 2016

인코딩은 정보의 형태나 형식을 표준화, 보안, 처리 속도 향상, 저장 공간 절약 등을 위해 다른 형태나 형식으로 변환 또는 처리 하는 것을 말한다. 정보 통신에서 송신자의 정보가 다른 형태로 수신자에게 전달할 수 있도록 정보를 변환하는 것도 인코딩이다. 이 처리를 수행 하는 장치를 인코더라 부른다. 본 논문에서는 양자 컴퓨터에서 요구되는 인코더 중 가장 기본적인 4-to-2 인코더를 제안한다. 제안한 인코더는 2개의 OR 게이트를 사용하여 구성된다. 제안한 구조는 셀의 간격을 최적화 하고 배선간의 잡음을 최소화하는 것을 목적으로 설계한다. 제안된 인코더를 QCADesigner를 통해 시뮬레이션을 수행하고, 그 결과를 분석하여 효율성을 확인한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(5)
• /
• pp.169-172
• /
• 2001

In this paper, it used a different pipeline method from conventional method which is encoding the video signal of analog with digital. It designed with pipeline structure of 4 phases as the pixel clock ratio of the whole operation of the encoder, and secured the stable operational timing of the each sub-blocks, it was visible the effect which reduces a gate possibility as designing by the ROM table or the shift and adder method which is not used a multiplication flag method of case existing of multiplication of the fixed coefficient. The designed encoder shared with the each sub-block and it designed the FPGA using MAX+PLUS2 with VHDL.

• Coupled systems mechanics
• /
• 제5권2호
• /
• pp.191-201
• /
• 2016

Coupled structures are widely seen in civil and mechanical engineering. In coupled structures, monitoring the translational motion of its key components is of great importance. For instance, some coupled arms are equipped with a hydraulic piston to provide the stiffness along the piston axial direction. The piston moves back and forth and a distance sensing system is necessary to make sure that the piston is within its stroke limit. The measured motion data also give us insight into how the coupled structure works and provides information for the design optimization. This paper develops two distance sensing systems for coupled structures. The first system measures distance with ultrasonic sensor. It consists of an ultrasonic sensing module, an Arduino interface board and a control computer. The system is then further upgraded to a three-sensor version, which can measure three different sets of distance data at the same time. The three modules are synchronized by the Arduino interface board as well as the self-developed software. Each ultrasonic sensor transmits high frequency ultrasonic waves from its transmitting unit and evaluates the echo received back by the receiving unit. From the measured time interval between sending the signal and receiving the echo, the distance to an object is determined. The second distance sensing system consists of a wire draw encoder, a data collection board and the control computer. Wire draw encoder is an electromechanical device to monitor linear motion by converting a central shaft rotation into electronic pulses of the encoder. Encoder can measure displacement, velocity and acceleration simultaneously and send the measured data to the control computer via the data acquisition board. From experimental results, it is concluded that both the ultrasonic and the wire draw encoder systems can obtain the linear motion of structures in real-time.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 B
• /
• pp.1191-1193
• /
• 2001

In switched reluctance motor(SRM) drive, it is necessary to synchronize the stator phase excitation with the rotor position. Therefore, the rotor position information is essential. Usually, optical encoders or resolvers are used to provide the rotor position information. These sensors are expensive and are not suitable for high speed operation. This paper proposes a new encoder for high performance excitation control of SRM. The proposed encoder has complex structures of incremental and absolute encoder. An each phase inductance profile can be synchronized with 4-bit absolute position signal and incremental pulses are used for speed detection. Low cost and simple structure are possible.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
• /
• pp.2013-2014
• /
• 2006

For large capacity optical CDMA networks, we propose a shared-type encoder/decoder based on an tunable wavelength conveter (TWC) and an arrayed waveguide grating (AWG) router. Feasibility of the structure of the proposed encoder/decoder for dynamic code allocation is tested through simulations using three types of wavelength/time 2-D codes, which are the generalized multi-wavelength prime code(GMWPC), the generalized multi-wavelength Reed-Solomon code(GMWRSC) and the matrix code. Test results show that the proposed encoder/decoder can increase the channel efficiency not only by increasing the number of simultaneous users without any multiple-access interference but by using a relatively short length CDMA codes.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.170-172
• /
• 2005

The DSD(Direct Stream Digital) encoder, which is a standard for SACD(Super Audio Compact Disc) proposed by Sony and philips, use 1 bit representation with a sampling frequency of 2.8224 MHz (64 $\times$ 44.1 kHz). For multi-rate PCM (Pulse Code Modulation) input like as 48/96/192 kHz, a external sample-rate converter is necessary to the DSD encoder. This paper has been proposed a digital filter structure composed of sample-rate converter and interpolation filter for the DSD encoder with multi-rate (48/96/192 kHz) PCM input. without a external sample-rate converter.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.358-360
• /
• 2005

The DSD(Direct Stream Digital) encoder, which is a standard for SACD(Super Audio Compact Disc) proposed by Sony and philips, uses 1 bit representation with a sampling frequency of 2.8224MHz (64${\times}$44.1kHz). For multi-rate PCM (Pulse Code Modulation) input such as 8${\sim}$192kHz, a external sample-rate converter is necessary to the DSD encoder. This paper has been proposed a digital mter structure composed of sample-rate converter and interpolaton filter for the DSD encoder with multi-rate (8${\sim}$192kHz) PCM input, without a external sample-rate converter.

• 한국통신학회논문지
• /
• 제31권2C호
• /
• pp.123-129
• /
• 2006

랜덤하게 생성된 LDPC 부호의 경우 부호화기의 복잡도가 크기 때문에 효과적인 부호화를 위하여 구조적인 설계를 필요로 한다. 본 논문에서는 효율적인 부호화기를 위해 기존에 제안된 eIRA 부호에 순환 행렬의 구조를 적용한 부호화기 구조를 제안하였다. 제안된 순환 행렬 구조는 쉬프트 레지스터를 사용하여 부호화기를 구성할 수 있으며, 순환 행렬의 사용으로 인한 성능 저하를 방지하기 위해 치환 행렬 구조에 해당하는 인터리버를 사용하였다. 제안된 부호는 LDPC 부호화기의 복잡도는 낮추면서도 기존의 부호화기의 성능과 유사한 성능을 보인다.