• International Journal of Reliability and Applications
• /
• 제16권1호
• /
• pp.35-53
• /
• 2015

This investigation deals with reliability and sensitivity analysis of a repairable embedded system with standby wherein repairman takes multiple vacations. The hardware system consists of 'M' operating and 'S' standby components. The repairman can leave for multiple vacations of random length during its idle time. Whenever any operating unit fails, it is immediately replaced by a standby unit if available. Moreover, governing equations of an embedded system are constructed using appropriate birth-death rates. The vacation and repair time of repairman are exponentially distributed. The matrix method is used to find the steady-state probabilities of the number of failed components in the embedded system as well as other performance measures. Reliability indexes are presented. Further, numerical experiments are carried out for various system characteristics to examine the effects of different parameter. Using a special class of neuro-fuzzy systems i.e. Adaptive Network-based Fuzzy Interference Systems (ANFIS), we also approximate various performance measures. Finally, the conclusions and future research directions are provided.

• 대한임베디드공학회논문지
• /
• 제6권2호
• /
• pp.93-99
• /
• 2011

In this paper, an ATSC(Advanced Television Standard Committee)-M/H(Mobile/Handheld) multiplexer is designed and implemented using an embedded Linux based hardware platform. The ATSC-M/H multiplexer is composed of a CPU(Central Processor Unit), an FPGA(Field-Programmable Gate Array), ASI(Asynchronous Serial Interface)/SMPTE310(Society of Motion Picture and Television Engineers310) interface board, and a GPS(Global Position System) clock processing block. The main functions of the ATSC-M/H multiplexer executed in the CPU and FPGA are described. The operation of the ATSC-M/H multiplexer is verified by processing its broadcast signal on a commercial receiver analyzer.

• 디지털산업정보학회논문지
• /
• 제17권3호
• /
• pp.9-15
• /
• 2021

In this paper, the Embedded MEMS system to the power apparatus used Edge Impulse machine learning tools and therefore an improved predictive system design is implemented. The proposed MEMS embedded system is developed based on nRF52840 system and the sensor with 3-Axis Digital Magnetometer, I2C interface and magnetic measurable range ±120 uT, BM1422AGMV which incorporates magneto impedance elements to detect magnetic field and the ARM M4 32-bit processor controller circuit in a small package. The MEMS embedded platform is consisted with Edge Impulse Machine Learning and system driver implementation between hardware and software drivers using SensorQ which is special queue including user application temporary sensor data. In this paper by experimenting, TensorFlow machine learning training output is applied to the power apparatus for analyzing the status such as "Normal, Warning, Hazard" and predicting the performance at level of 99.6% accuracy and 0.01 loss.

• 대한임베디드공학회논문지
• /
• 제18권3호
• /
• pp.101-108
• /
• 2023

Optimizing the performance of deep neural networks on embedded systems is a challenging task that requires efficient compilers and runtime systems. We propose a TVM-based approach that consists of three steps: quantization, auto-scheduling, and ahead-of-time compilation. Our approach reduces the computational complexity of models without significant loss of accuracy, and generates optimized code for various hardware platforms. We evaluate our approach on three representative CNNs using ImageNet Dataset on the NVIDIA Jetson AGX Xavier board and show that it outperforms baseline methods in terms of processing speed.

• 대한임베디드공학회논문지
• /
• 제17권6호
• /
• pp.375-382
• /
• 2022

This paper proposes a multi-core cooperative computing structure considering the heterogeneous features of automotive embedded on-chip software. The automotive embedded software has the heterogeneous execution flow properties for various hardware drives. Software developed with a homogeneous execution flow without considering these properties will incur inefficient overhead due to core latency and load. The proposed method was evaluated on an target board on which a automotive MCU (micro-controller unit) with built-in multi-cores was mounted. We demonstrate an overhead reduction when software including common embedded system tasks, such as ADC sampling, DSP operations, and communication interfaces, are implemented in a heterogeneous execution flow. When we used the proposed method, embedded software was able to take advantage of idle states that occur between heterogeneous tasks to make efficient use of the resources on the board. As a result of the experiments, the power consumption of the board decreased by 42.11% compared to the baseline. Furthermore, the time required to process the same amount of sampling data was reduced by 27.09%. Experimental results validate the efficiency of the proposed multi-core cooperative heterogeneous embedded software execution technique.

• 대한임베디드공학회논문지
• /
• 제9권6호
• /
• pp.335-344
• /
• 2014

As a kind of 2D spatial coordinate transform, image warping is a basic image processing technique utilized in various applications. Though image warping algorithm is composed of relatively simple operations such as memory accesses and computations of weighted average, real-time implementations on embedded vision systems suffer from limited computational power because the simple operations are iterated as many times as the number of pixels. This paper presents a real-time implementation of a look-up table(LUT)-based image warping using an FPGA. In order to ensure sufficient data transfer rate from memories storing mapping LUT and image data, appropriate memory devices are selected by analyzing memory access patterns in an LUT-based image warping using backward mapping. In addition, hardware structure of a parallel and pipelined architecture is proposed for fast computation of bilinear interpolation using fixed-point operations. Accuracy of the implemented hardware is verified using a synthesized test image, and an application to real-time lens distortion correction is exemplified.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.1015-1018
• /
• 2005

본 논문에서는 인터넷을 기반으로 원격으로 기기의 상태에 대한 정보를 접속된 시스템 관리자에게 제공하고, 관리자의 지시를 받아들이기 위한 임베디드 웹 서버를 구축하였다. 이를 통하여 인터넷을 통한 빌딩이나 장비 등의 원격제어를 할 수 있는 Web-Server 개발의 기반이 되었으며, 가전제품, 사무기기, 건물 경비 등의 모니터링용으로 사용 될 수 있을 것으로 기대된다.

• 정보처리학회논문지A
• /
• 제10A권3호
• /
• pp.255-260
• /
• 2003

RFID의 대표적 예인 비접촉식 IC 카드는 현재 교통 및 출입 통제 시스템 등에 널리 사용되고 있으며, RF 기술의 발달과 사용자 편의성 요구의 증대로 인해 점점 더 보편화되는 추세에 있다. 본 논문은 비접촉 IC 카드를 구현하기 위해 필요한 내장형 비접촉 프로토콜 처리용 하드웨어 모듈에 관한 것으로서 아날로그 회로부와 특화된 디지털 로직부로 구성된다. 그리고 비접촉 IC 카드 설계시 아날로그 회로, 디지털 로직, 그리고 소프트웨어가 담당한 기능을 잘 구분하여 설계할 수 있는 방법을 제시한다.

• 정보처리학회논문지A
• /
• 제9A권4호
• /
• pp.503-510
• /
• 2002

본 논문에서는 범용 내장형 컴퓨터 시스템을 설계하고 구현한다. 범용 내장형 컴퓨터 시스템의 가장 중요한 점은 확장성과 유연성이다. 개발된 시스템은 세 개의 모듈로 나뉘어 구성되며, 소프트웨어는 하드웨어에 독립적인 응용 프로그램 인터페이스를 제공한다. 또한 공개 실시간 운영체제인 uC/OS-II의 기능을 확장하여 개발된 범용 내장형 컴퓨터 시스템에 이식한다. 확장된 uC/OS-II는 여러 프로세스들이 같은 우선순위를 가지는 것을 지원하고, 같은 우선순위의 프로세스들에 대해서는 라운드-로빈 방식으로 스케줄링 된다.

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.73-84
• /
• 2004

본 논문에서는 하드웨어 상에 구현된 암호 프리미티브의 안전성을 위협할 수 있는 부채널 공격의 하나인 단순 전력 분석 (Simple Power Analysis)에 대응하는 알고리즘을 제안하고 이를 하드웨어로 구현하고자 한다. 제시하는 알고리즘은 기존에 알려진 대응 알고리즘보다 스칼라 곱셈 방법이 보다 효율적인 장점이 있다. 기존의 대응 알고리즘은 연산의 종속성 때문에 하드웨어의 장점인 병렬 처리 기법을 효율적으로 적용하기 어려운 단점이 존재한다. 이러한 단점을 보완코자 본 논문에서 제시하는 알고리즘은 동작 성능의 저하를 최소화하기 위해 역원 계산 시간 동안 곱셈 및 제곱 연산을 수행할 수 있도록 구성하였다. 또한 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)로 제안 알고리즘을 구현하여 성능 검증을 수행하였으며 이의 활용을 모색하였다. 하드웨어 합성은 Syplify pro7.0을 사용하였으며, 타겟 칩 Xillinx VirtexE XCV2000EFG1156을 대상으로 하였을 때 전체 등가 게이트는 60,608게이트, 최대 동작 주파수는 약 30Mhz로 산출되었다. 본 논문에서 제시한 스칼라 곱셈기는 전자 서명(Digital Signature), 암호화(Encryption) 및 복호화(Decryption), 키 교환(Key Exchange)등의 핵심 연산으로 사용될 수 있을 것으로 보이며, 자원 제약이 심한 Embedded-Micom 환경에 적용하였을 경우, 단순 전력 분석에 안전하면서 효율적인 연산 기능을 제공할 수 있을 것으로 보인다.