• 대한전기학회논문지:시스템및제어부문D
• /
• 제52권12호
• /
• pp.671-678
• /
• 2003

This paper proposes an expert system to generate automatically the test table of test system which can highly enhance the quality and productivity of product by inspecting quickly and accurately the defect device on the electronic circuit board tested. The expert system identifies accurately the tested components and the circuit patterns by tracing automatically the connectivity of circuit from electronic circuit database. And it generates automatically the test table to detect accurately the missing components, the misplaced components, and the wrong components for analog components such as resistance, coil, condenser, diode, and transistor, based on the experience knowledge of veteran expert. It is implemented in C computer language for the purpose of the implementation of the inference engine using the dynamic memory allocation technique, the interface with the electronic circuit database and the hardware direct control. And, the validity of the builded expert system is proved by simulating for a typical electronic board model.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (상)
• /
• pp.19-22
• /
• 2003

본 논문에서는 2차원 영상을 다중 해상도(Multi-Resolution)로 분해하는 이산 웨이블렛 변환 알고리즘을 하드웨어로 구현하기 위한 연구를 하였다. 이 알고리즘을 효율적으로 연산하기 위한 하드웨어 구조를 제시하였고, 이를 VHDL을 통하여 모델링 하였다. 또한 시뮬레이션과 합성을 통하여 기능을 검증하였다.

• Journal of Electrical Engineering and information Science
• /
• 제1권2호
• /
• pp.119-124
• /
• 1996

Variable step size LMS(VS-LMS) algorithms improve performance of LMS algorithm by means of varying the step size. This paper presents a new VS-LMS algorithm using normalized absolute estimation error. Normalizing the estimation error to the expected valus of the desired signal, we determined the step size using the relative size of estimation error, Because parameters and computational load are less, our algorithm is easy to implement in hardware. The performance of the proposed algorithm is analyzed theoretically and estimated through simulations. Based on the theoretical analysis and computer simulations, the proposed algorithm is shown to be effective compared to conventional VS-LMS algorithms.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
• /
• pp.1927-1928
• /
• 2006

본 논문에서는 카오스 로봇을 제작하기 방법을 제시하고 그 결과를 나타내었다. 카오스 로봇을 제작하기 위하여 가속도 센서를 설계하고 곡선 주행이 가능하며 장애물을 회피하기 위한 알고리즘을 제시하였다.

• 한국정밀공학회지
• /
• 제23권9호
• /
• pp.23-30
• /
• 2006

• 한국정보컨버전스학회:학술대회논문집
• /
• 한국정보컨버전스학회 2008년도 International conference on information convergence
• /
• pp.181-184
• /
• 2008

This work was supported by the MIC(Ministry of Information and Communication), Korea, under the ITRC(Information Technology Research Center) support program supervised by the IITA(Institute of Information Technology Assessment) and Yonsei University Institute of TMS Information Technology, a Brain Korea 21 program, Korea. CAD Tools were supported by IDEC.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.727-730
• /
• 2002

최근 키를 가지고 다니는 불편함과 보안성을 고려한 전자 키들이 많이 생산되고 있다. 키의 불편함과 보안성을 보완하는 방법에는 비밀번호 입력, 지문인식, 홍체인식 등의 방법이 이용되고 있는데, 본 논문에서는 비밀번호를 입력하는 방법으로 설계하였다. Altera사의 Software인 MAXPLUS II를 이용하여 설계하였고, Hardware Language인 VHDL을 이용하였다.

• 대한안전경영과학회:학술대회논문집
• /
• 대한안전경영과학회 2007년도 춘계학술대회
• /
• pp.335-346
• /
• 2007

This paper introduces reliability stress screening(RSS) for electronic hardware and components. This study also shows reliability centered maintenance(RCM), and reliability growth models. Moreover, this paper presents goodness-of-fit tests and estimation methods of power law model.

• 문화기술의 융합
• /
• 제4권3호
• /
• pp.293-298
• /
• 2018

스마트폰 사용의 대중화로 촉발된 4차 산업혁명시대에는, 인간의 일상생활과 모든 산업현장이 소프트웨어화 및 지능화되어 가고 있다. 2018년부터 전국 모든 학생을 대상으로 소프트웨어 보편교육을 실시함에 따라, 수요가 폭증하고 소프트웨어 기술과 아두이노를 활용하여 하드웨어를 연동하고 있다. 그러나 고비용의 콘트롤 보드와 수십 종에 이르는 다양한 전자부품을 별도로 준비해야 하고 문제가 발생하고 있다. 또한 동일한 실습교육을 반복 실시할 경우, 상당히 많은 부품이 분실되거나 망가진다. 새롭게 수업을 시작할 상태로 준비하는 것도 매우 심각한 문제가 되고 있다. 본 연구에서는 아두이노 보드와 각종 전자부품들을 가상화 기술을 기반으로 VR기술로 구현한다. 또한 3D 그래픽 실감형 아두이노 키트와 각종 전자부품들을 API 형태로 제공한다. 가상화 기반에서 소프트웨어와 가상의 하드웨어를 연동하여 처리하는 방안을 제안한다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.85-95
• /
• 2008

3D 그래픽 알고리즘은 특성상 방대한 양의 스트림 데이터에 대하여 복잡한 연산을 수행하여야 한다. 이러한 알고리즘을 하드웨어에서 신속하게 수행할 수 있는 버텍스 셰이더와 픽셀 세이더의 도입으로 그래픽 프로세서는 "소프트웨어 셰이더의 하드웨어화"라는 목표를 어느 정도 달성한 것처럼 보이지만, 여전히 Z-버퍼 기반이라는 특정 알고리즘의 틀에서 벗어나지 못하고 있다. 향후 그래픽 프로세서가 궁극적으로 추구하는 모델은 알고리즘에 독립적인 그리고 버텍스 셰이더와 픽셀 셰이더가 통합된 셰이더로 발전할 것이다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 멀티포트 레지스터 파일 모델을 설계하고 구현하였다. 설계한 멀티포트 레지스터 파일을 기능적 레벨에서 시뮬레이션을 하여 그 성능을 검증 하였으며, FPGA Virtex-4(xc4vlx200)에 직접 구현하여 하드웨어 리소스 사용율과 속도를 확인 하였다.