• 한국정보전자통신기술학회논문지
• /
• 제8권4호
• /
• pp.310-318
• /
• 2015

본 논문에서는 cell 사이즈가 작은 dual port eFuse OTP(One-Time Programmable)를 사용하면서 VREF(Reference Voltage) 회로를 eFuse OTP IP(Intellectual Property)에 하나만 사용하고 S/A(Sense Amplifier) 기반의 D F/F을 사용하는 BL(Bit-Line) 센싱 회로를 제안하였다. 제안된 센싱 기술은 read current를 6.399mA에서 3.887mA로 줄일 수 있다. 그리고 아날로그 센싱을 하므로 program-verify-read 모드와 read 모드에서 프로그램된 eFuse의 센싱 저항은 각각 $9k{\Omega}$, $5k{\Omega}$으로 낮출 수 있다. 그리고 설계된 32비트 eFuse OTP 메모리의 레이아웃 면적은 $187.845{\mu}m{\times}113.180{\mu}m$ ($=0.0213mm^2$)으로 저면적 구현이 가능한 것을 확인하였다.

• 한국항해항만학회지
• /
• 제33권5호
• /
• pp.331-337
• /
• 2009

컨테이너 크레인은 컨테이너터미널에서 사용되는 주요 장비면서 컨테이너 크레인의 효율은 컨테이너터미널의 생산성을 결정한다. 컨테이너 크레인의 전형적인 유형은 싱글 트롤리를 가지고 있으며 진보된 유형들 중의 하나가 듀얼 트롤리형이다. 본 논문의 목적은 컨테이너 터미널에서 듀얼 트를리형 컨테이너 크레인의 버퍼 사이즈를 분석하는 것이다. 듀얼 트롤리형 컨테이너 크레인의 버퍼 공간을 분석하기 위한 시뮬레이션 모델을 소개한다. 버퍼 공간은 해측의 메인 트롤리와 야드측의 세컨 트롤리 사이에 위치한다. 요구 생산성을 추정하기 위해 다양한 시뮬레이션 실험을 수행하여 버퍼 사이즈를 분석한다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.651-659
• /
• 2010

본 논문에서는 software defined radio(SDR) 기반의 고속의 다중 모드, 다중 대역을 위한 새로운 six-port 직접변환 수신기를 제안한다. 설계한 수신기는 2개의 CMOS four-port BPSK 수신기와 직교 LO 신호 발생을 위한 이중 대역 1단 polyphase 필터로 구성되어 있다. 0.18 ${\mu}m$ CMOS 공정을 이용하여 마이크로파 대역에서 처음으로 개발한 four-port 수신기는 두 개의 능동 결합기, 능동 발룬, 두 개의 전력 검출기 및 아날로그 디코더로 구현되어 있다. 제안한 polyphase 필터는 type-I 구조를 선택하였으며, LO 신호의 전력 손실을 줄이기 위하여 1단으로 구현 하였고, 커패시터를 사용하는 것 대신하여 LC 공진구조를 적용하여 이중 대역 동작을 구현하였다. 제안한 sixport 수신기의 RF 가용범위를 확장하기 위하여, six-port junction과 전력 검출기에 I/Q 위상 및 크기를 보정하는 회로를 추가하였다. 제안한 회로에서 위상과 크기 부정합의 보정 범위는 각각 8도와 14 dB이다. 제작한 six-port 수신기는 이중 대역인 900 MHz와 2.4 GHz 대역에서 M-QAM, M-PSK의 40 Msps의 변조 신호를 성공적으로 복조하였다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.40-46
• /
• 2010

This paper describes a clock and data recovery (CDR) circuit that supports dual data rates of 2.7Gbps and 1.62Gbps for DisplayPort standard. The proposed CDR has a dual mode voltage-controlled oscillator (VCO) that changes the operating frequency with a "Mode" switch control. The chip has been implemented using $0.18{\mu}m$ CMOS process. Measured results show the circuit exhibits peak-to-peak jitters of 37ps(@2.7Gbps) and 27ps(@1.62Gbps) in the recovered data. The power dissipation is 80mW at 2.7Gbps rate from a 1.8V supply.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 1998년도 추계학술대회논문집:21세기에 대비한 지능형 통합항만관리
• /
• pp.19-49
• /
• 1998

I try to introduce three types of designs for automatic container operating system which are designed by Institute of Japan Port Research in 1996. Each types are designedto fit with the situations of Japan Port. 'A'type of these designs adapts Dual Container Crane, AGV, RMG, etc. 'B'type of these designs adapts Dual Container Crane, AGV, OHBC, RTG. And 'C'type of these designs adapts Single Container Crane, AGV, OHBC, etc. Even if three designs are introduced, they have some problems to solve for the future. They are Lashing work, Refeer container problem, check for container and seal in main gate, Establishing EDI NETWORK, etc. I expect that this paper will be a helps to development of our port industry.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 1999년도 추계학술대회논문집
• /
• pp.73-81
• /
• 1999

Inchon Port is the second largest import-export port of Korea, and has the point ant issue such as the excessive logistics cost because of the limits of handing capacity and the chronic demurrage. There is few research activities on the analysis and improvement of the whole port operation, because Inchon Port not only has the dual dock system and various facilities but also handles a various kind of cargo. The purpose of this paper is to develop the simulation program as a long-term strategic support tool, considering the dual dock system and the TOC(terminal operation company) system executed from March, 1997 in Inchon Port. The basic input parameters such as arrival intervals, cargo tons, service rates are analyzed and the probability density function for this parameters are estimated. The main mechanism of simulation model is the discrete event-driven simulation and the next-event time advancing. The program is executed based on the knowledge base and database, and is constructed using VISUAL BASIC and ACCESS database. From the simulation model, it is possible to estimate the demurrage status through analyzing scenarios such as the variation of cargo ton and cargo handing level, the increase of service rate, and so on, and to establish the long-term port strategic plan.

• Journal of Power Electronics
• /
• 제17권6호
• /
• pp.1433-1444
• /
• 2017

A family of non-isolated DC-DC three-port converters (TPCs) that allows for a more flexible power flow among a renewable energy source, an energy storage device and a current-reversible DC bus is introduced. Most of the reported non-isolated topologies in this area consider only a power consuming load. However, for applications such as hybrid-electric vehicle braking systems and DC microgrids, the load power generating capability should also be considered. The proposed three-port family consists of one unidirectional port and two bi-directional ports. Hence, they are well-suited for photovoltaic (PV)-battery-DC bus systems from the power flow viewpoint. Three-port converters are derived by combining different commonly known power converters in an integrated manner while considering the voltage polarity, voltage levels among the ports and the overall voltage conversion ratio. The derived converter topologies are able to allow for seven different modes of operation among the sources and load. A three-port converter which integrates a boost converter with a buck converter is used as a design example. Extensions of these topologies by combining the soft-switching technique with the proposed design example are also presented. Experiment results are given to verify the proposed three-port converter family and its analysis.

• 한국위성정보통신학회논문지
• /
• 제5권2호
• /
• pp.25-28
• /
• 2010

현대 통신 시스템에서 다중대역 RF 프론트엔드의 필요성은 급속하게 증가하고 있다. 예를 들면, 위성시스템의 주파수 배치가 복잡하기 때문에, 각 통신 채널에 적합한 많은 필터가 필요하게 된다. 하지만, 시스템의 크기와 탑재체를 줄이기 위하여 전체 채널 필터 기능을 대신할 수 있는 하나의 필터 모듈로 대체하는 것이 이상적이다. 본 논문에서 기존 4단자 평형 이중대역 대역통과 여파기에 발룬을 이용하여 2단자 대역통과 여파기로 변환하는 방법을 제안한다. 입력과 출력에 발룬이 위치하고, 기본 주파수가 2.5 GHz이고, 첫 번째 고조파가 5.7 GHz인 2단자 평형 이중대역 대역통과 여파기를 제작하고 측정하였다. 계산된 결과와 측정된 결과가 잘 일치한다.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.22-34
• /
• 1999

본 논문에서는 내장된 이중-포트 메모리를 위한 효율적인 테스트 알고리듬을 제안하였다. 제안된 테스트 알고리듬은 기존의 멀티-포트 메모리 테스트 알고리듬들보다 훨씬 빠르게 이중-포트 메모리를 테스트할 수 있으며, 고착 고장, 천이 고장 및 결합 고장을 완벽하게 검출할 수 있다. 또한, 본 연구에서는 제안된 알고리듬을 수행할 수 있는 BIST 회로를 Verilog-HDL을 이용하여 설계하고 시뮬레이션과 합성을 수행하였으며, BIST로 구현된 제안된 테스트 알고리듬의 높은 효율성을 다양한 크기의 내장 메모리에 대한 실험을 통하여 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.57-64
• /
• 2005

본 논문에서는 내장된 메모리의 테스트를 편리하게 하기 위하여 간단한 사용자 설정에 의해 자동으로 BIST IP를 생성해 내는 범용 CAD 툴을 개발하였다. 기존의 툴들은 널리 사용되고 있는 알고리즘에 국한되어 있어 메모리의 모델이 변하게 되면 다시 메모리 모델에 따라 BIST IP를 설계해야 하는 번거로움이 있었다. 하지만 본 논문에서는 사용자가 원하는 메모리 모델에 따라 알고리즘을 적용해 자동으로 BIST IP를 생성해 주는 툴을 개발하였다. 내장된 메모리로는 리프레쉬가 필요 없는 다중-포트 비동기식 SRAM이 가장 많이 사용되며, 본 연구에서는 이중-포트 SRAM에 대하여 연구 하였다.