• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.133-138
• /
• 2021

본 논문에서는 높은 출력 전력을 확보함과 동시에 효율을 개선시킬 수 있는 전력 증폭기 구조를 제안하였다. 전력 소모를 최소화하기 위하여 구동 증폭단은 공통-소스 구조를 적용하였으며, 높은 출력 전력 확보를 위하여 전력 증폭단은 스택 구조를 적용하였다. 제안하는 구조의 검증을 위하여 아홉 개의 금속층을 제공하는 65-nm RFCMOS 공정을 이용하여 Ku 대역 전력 증폭기를 설계하였다. 동작 주파수 14 GHz에서 16 GHz 일 때, P1dB, power-added efficiency 및 전력 이득은 각각 20 dBm 이상, 23 dB 이상 및 25% 이상으로 확인 되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권4호
• /
• pp.280-285
• /
• 2004

In this paper, a 9-bit analog-to-digital converter (ADC) is designed for optical disk drive (ODD) servo applications. In the ADC, the circuit technique to increase the operating range of the sample-and-hold amplifier is proposed, which can process the wide-varying input common-mode range. The algorithmic ADC structure is chosen so that the area can be significantly reduced, which is suitable for SoC integration. The ADC is fabricated in a 0.18-$\mu\textrm{m} $ CMOS 1P5M technology. Measurement results of the ADC show that SNDR is 51.5dB for the sampling rate of 6.5MS/s. The power dissipation is 36.3mW for a single supply voltage of 3.3V.

• ETRI Journal
• /
• 제29권2호
• /
• pp.212-218
• /
• 2007

A novel low-voltage CMOS current feedback operational amplifier (CFOA) is presented. This realization nearly allows rail-to-rail input/output operations. Also, it provides high driving current capabilities. The CFOA operates at supply voltages of ${\pm}0.75V$ with a total standby current of 304 ${\mu}A$. The circuit exhibits a bandwidth better than 120 MHz and a current drive capability of ${\pm}1$ mA. An application of the CFOA to realize a new all-pass filter is given. PSpice simulation results using 0.25 ${\mu}m$ CMOS technology parameters for the proposed CFOA and its application are given.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.197-201
• /
• 2000

In this paper, a MMIC(Monolithic Microwave Integrated Circuit) broadband drive amplifier for wireless communication system has designed using active feedback method. The MMIC brodband amplifier was designed using 0.5$\mu\textrm{m}$ MESFET of ETRI library. Simulation results show that gain is 22 dB, and gain flatness ${\pm}$1 dB. Maximum output power 15 dBm and noise figure 2.5 dB in bandwidth 500 MHz ～3.0 GHz. The MMIC Broadband amplifer's chip area is 14mm${\times}$1.4mm.

• 한국항행학회논문지
• /
• 제21권6호
• /
• pp.626-632
• /
• 2017

본 논문은 삽입 손실이 작은 레디알 전력 결합기를 이용하여 낮은 전력의 증폭기 8개를 결합하여 고출력 증폭기를 구현한 것이다. 구현된 레디알 전력 결합기는 8개의 입력 포트를 갖고 있는 비공진형 특성을 갖고 있으며 마이크로스트립으로 구현하였고, 1.045 GHz 동작 주파수에서 확인한 결합기의 특성은 삽입손실 0.7 dB, 반사손실 12 dB 이상을 얻었다. 또한, 사용된 낮은 전력의 증폭기는 AFT27S010NT1 트랜지스터를 이용하여 설계하였으며, 동작 주파수에서 동일한 이득, 위상 및 일정한 출력 특성을 만족하도록 설계하였다. 제작된 레디알 전력 결합기와 8 W 출력의 드라이브 증폭기를 이용하여 낮은 전력의 증폭기 8개 구동시켜서 결합한 고출력 증폭기는 1.045 GHz 동작 주파수에서 33 W의 출력 특성을 얻었다. 또한, 낮은 전력 증폭기가 고장이 발생했을 때 레디알 결합기를 이용한 증폭기의 출력특성이 점진적으로 열화되는 결과를 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1301-1304
• /
• 2005

본 논문에서는 전력선 통신 시스템에서 급격하게 변화는 임피던스 때문에 발생하는 에러율을 개선하기 위하여 제안한 D급 증폭 구동 회로를 적용하였다. 전력선 모뎀에, 일반적인 구동회로인 전압 구동 회로와 전류 구동 회로를 제작하여 실험을 하였다. 그리고 같은 전력선 모뎀에 본 논문에서 제안한 D급 증폭 회로를 이용한 구동 회로를 사용하여 실험을 하였다. 실험 결과 본 논문에서 설계한 구동 회로가 전력선 통신에서 임피던스 변화에 대하여 다른 구동 회로보다 성능이 우수함을 보였다.

• 대한전자공학회논문지TC
• /
• 제48권1호
• /
• pp.50-54
• /
• 2011

본 논문에서는 고출력 증폭기의 출력 정합단에서 발생하는 2차, 3차 고조파 성분을 억제하여 단일 고출력 증폭기의 선형성을 개선시키고 $3^{rd}$ IMD의 전치 왜곡에 의한 선형성 개선 PAM (Power Amplifier Module)을 제안하였다. 고조파를 억제하기 위해 정합회로는 메타전자파 구조를 갖도록 설계되었으며 2, 3차 고조파가 각각 27 dBc 이상 억제되었다. $3^{rd}$ IMD의 전치 왜곡은 구동 증폭기에서 발생하는 $3^{rd}$ IMD의 위상을 조절하여 -30도가 되도록 하였으며 이때 고출력 증폭기에서 발생되는 $3^{rd}$ IMD와 상쇄를 일으켜 고출력 증폭기 보다 6 dBc 이상 개선된 고조파 성분을 갖도록 설계되었다. 제안된 PAM은 36.98 dBm의 출력 전력과 21.6 dB의 전력 이득, 29.4 %의 전력 효율을 얻었으며 2차 고조파가 -53 dBc로 참조 증폭기에 비해 20dBc 이상 억제되는 특성을 얻었다.

• 대한전자공학회논문지TE
• /
• 제37권2호
• /
• pp.83-90
• /
• 2000

본 논문에서는 IMT2000 중계기용으로 1.88-1.98 ㎓ 대역 전력증폭기를 저 가격, 소형으로 개발하였다. 이 전력증폭기는 두 단으로 구성되어 있으며 초단은 P-HEMT (ATF-34143, 800 micron gate width, Agilent Technologies)를 사용하였으며, 종단은 GaAs FET(EFA240D-SOT89, 2400 micron gate width, Excelics Semiconductor)를 사용하였다. 개발된 전력 증폭기는 전체 주파수 대역인 1880-1980 ㎒에서 이득이 29.5㏈, 1㏈ gain compression point는 29.5dBm, 3rd order intercept point(OIP3)는 42dBm 그리고 입출력 return loss는 -10㏈/-l2㏈ 이다. 본 연구에서는 이 전력 증폭기를 설계하기 위하여 각 소자의 비선형 모델을 사용하여 전력증폭기의 여러 가지 비선형 특성을 설계할 수 있었으며, 이 전력 증폭기의 크기는 42(L) x 34(W) mm으로 소형화가 가능하였다.

• 대한전자공학회논문지TC
• /
• 제49권2호
• /
• pp.72-75
• /
• 2012

본 논문에서는 무선전력전송을 위한 고효율 DC-AC 변환 회로를 구현하였다. DC-AC 변환 회로는 발진기와 전력증폭기를 결합시켜 구현하였다. 전력증폭기의 전력 효율은 무선전력전송 송신 시스템의 효율에 크게 영향을 주기 때문에 Class-E 증폭구조를 이용하여 고효율 전력증폭기를 구현하였다. 또한, 전력증폭기의 입력 단에 연결되는 발진기의 출력 전력이 작기 때문에 높은 출력의 DC-AC 변환 회로를 구현하기 위하여 구동 증폭기를 이용한 고이득 이단 전력증폭기를 구현하였다. 고이득 고효율 이단 Class-E 전력증폭기의 입력 단에 발진기를 연결하여 고효율 DC-AC 변환 회로를 구현하였다. 13.56MHz의 2차, 3차 고조파 성분을 억제하기 위해 이중대역 저지 필터를 설계하여 결합하였다. DC-AC 변환 회로의 출력 전력과 변환 효율은 13.56 MHz에서 40 dBm과 80.2 %이다.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.